【飞思卡尔半导体公司DSP56852/D修订版6.0 2/2004DSP56852初步的技术数据DSP】,IC型号DSP56852,DSP56852 PDF资料,DSP56852经销商,ic,电子元器件-51电子网

飞思卡尔半导体公司

DSP56852/D

修订版6.0 2/2004

DSP56852

初步的技术数据

DSP56852的16位数字信号处理器

120 MIPS在120MHz

6K ×16位的SRAM程序

4K ×16位的SRAM数据

1K ×16位Boot ROM

中断控制器

通用16位定时器四

JTAG /增强型片上仿真（一次）的

不显眼，实时调试

计算机正常操作（ COP ） /看门狗

定时器

81引脚MAPBGA封装

高达11 GPIO

飞思卡尔半导体公司...

21外部存储器地址线， 16条数据线

和4个片选

一（ 1 ）串行端口接口（ SPI ）或1 （ 1 ）

改进的同步串行接口（ ISSI ）

一（ 1 ）串行通信接口（ SCI ）

DDIO

SSIO

DDA

SSA

JTAG /

增强

一旦

程序控制器

和

硬件循环机组

地址

电厂机组

16-Bit

DSP56800E核心

数据ALU

16 x 16 + 36

→

36位MAC

3个16位输入寄存器

4个36位累加器

位

操作

单位

PAB

PDB

CDBR

CDBW

内存

XDB2

R / W控制

XAB1

XAB2

PAB

PDB

程序存储器

6144 ×16的SRAM

引导ROM

1024 ×16 ROM

数据存储器

4096 ×16的SRAM

系统

公共汽车

控制

CDBR

CDBW

系统

地址

解码器

系统

设备

IPBus桥（ IPBB ）

控制

IPAB

IPWDB

IPRDB

外设

地址

解码器

解码

外设

A0-16

A17-18复用功能（定时器引脚）

A19的复用功能（ CS3 ）

D0-D12[12:0]

D13-15复用功能（模式A ， B，C ）

WR启用

RD启用

CS [2：0 ]的复用功能（ GPIOA ）

外部地址

总线开关

外部数据

总线开关

总线控制

外部总线

接口单元

外设

设备

SELECTS

时钟

复位

PLL

SCI或

GPIOE

1四

定时器

或A17 ，

A18

SSI或

SPI或

GPIOC

COP /

WATCH-

狗

打断

调节器

系统

积分

模块

时钟

发电机

XTAL

EXTAL

IRQA

IRQB

CLKO

RESET

多路复用

(A20)

模式

复用功能（ D13-15 ）

图1. DSP56852框图

欲了解更多有关该产品，

转到： www.freescale.com

飞思卡尔半导体公司

第一部分概述

1.1 DSP56852特点

1.1.1

数字信号处理芯

采用双哈佛架构高效的16位DSP引擎

120每秒百万条指令（ MIPS ），在120MHz的核心频率

单周期16

16位的并行乘法器 - 累加器（ MAC）的

四（4 ） 36位累加器，包括扩展位

16位双向移位

具有独特的DSP处理模式并行指令集

硬件DO和REP循环

三（3）内部地址总线和一（1）的外部地址总线

四（4）的内部数据总线和一（1）的外部数据总线

指令集同时支持DSP和控制器功能

四（4 ）硬件中断级别

五（ 5 ）软件中断级别

控制器风格的寻址紧凑的代码模式和指令

高效C编译器和局部变量的支持

软件子程序和中断堆栈深度仅受内存的限制

JTAG /增强一次调试编程接口

飞思卡尔半导体公司...

1.1.2

内存

哈佛架构允许多达三同时访问程序和数据存储器

片上存储器包括：

— 6K

16位程序SRAM

— 4K

16位数据SRAM

— 1K

16位Boot ROM

21外部存储器地址线， 16根数据线和四（4）可编程芯片选择信号

1.1.3

外围电路的DSP56852

通用16位定时器四路与两个外部引脚*

一（1 ）串行通信接口（ SCI ） *

一（1 ）串行端口接口（ SPI ）或1 （ 1 ）改进的同步串行接口（ ISSI ）

模块*

中断控制器

计算机正常操作（ COP ） /看门狗定时器

JTAG /增强型片上仿真（ EOnCE ）的不显眼，实时调试

欲了解更多有关该产品，

转到： www.freescale.com

DSP56852技术数据

初步

飞思卡尔半导体公司

DSP56852说明

81引脚MAPBGA封装

截至11 GPIO

*每个外设I / O ，可交替使用的I / O ，如果不是需要一个通用

1.1.4

能源信息

制作与3.3V ， TTL兼容的数字输入高密度CMOS

等待和停止模式下可用

1.2 DSP56852说明

飞思卡尔半导体公司...

该DSP56852是DSP56800E核心为基础的系列数字信号处理器（DSP ）的一员。上

单个芯片它结合了DSP的处理能力和微控制器的与功能

灵活的外设集来创建一个极具成本效益的解决方案。因为其成本低，

配置灵活和紧凑的程序代码，所述DSP56852是非常适合于许多应用。

该DSP56852包括很多外设低端互联网设备的应用程序特别有用

和低端的客户端应用程序，如语音通信;便携式设备;互联网视听;和销售点的

系统如噪声抑制; ID标签阅读器;声波/亚音速探测器;安全接入设备;

远程抄表;和声音报警。

该DSP56800E核心是基于哈佛式建筑由三个执行单元操作

并联，使每个指令周期多达六个操作。微处理器编程风格

模型和优化的指令集使率直代高效，紧凑的代码为

DSP和MCU应用。该指令集也是高效的C编译器，从而实现快速

开发优化控制应用。

的DSP56852支持从内部或外部存储器执行程序。两个数据操作数

可以从每个指令周期的片上数据RAM进行访问。该DSP56852还提供了两个

外部专用中断线，以及多达11个通用输入/输出（GPIO ）线，这取决于

外设配置。

该DSP56852 DSP控制器包括6K字的程序RAM中，数据RAM 4K字和1K

引导RAM 。它也支持从外部存储器执行程序。

该DSP控制器还提供了一整套标准的可编程外设，包括一个改进

同步串行接口（ SSI ），或者一个串行外设接口（ SPI ），一个串行通信

接口（SCI），以及一个四定时器。在SSI ， SPI ， SCI I / O和三个芯片选择，可作为一般

通用输入/时，不需要它的主要功能输出。在SSI和SPI共享I / O，因此，顶多

这两个外设中的一个可被使用在任何时间。

艺术开发环境1.3状态

处理器专家

（ PE）提供了快速应用设计（ RAD ）工具，它结合了易于

使用基于组件的软件应用程序的创建与专家知识体系。

该守则战士集成开发环境是代码导航一个复杂的工具，

编译和调试。一套完整的评估板（EVM ）和开发系统

显卡支持并行工程。总之， PE ，码战士以及EVM的创建

方便，快捷，高效的开发完整的，可扩展的工具解决方案。

DSP56852技术数据

初步

欲了解更多有关该产品，

转到： www.freescale.com

飞思卡尔半导体公司

1.4产品文档

在列出的四个文件

表1

所需的完整说明和适当的设计与

DSP56852 。文档可从当地的分销商，摩托罗拉，摩托罗拉半导体销售

办公室，摩托罗拉文学配送中心，或在网上www.motorola.com/semiconductors/ 。

表1. DSP56852芯片文档

话题

DSP56800E

参考手册

DSP56852

用户手册

描述

详细描述中的DSP56800E架构，

16位DSP核心的处理器和指令集

的详细描述，存储器，外围设备，并

该DSP56852接口

电气和时序规范，引脚说明，

和包装说明（本文档）

摘要说明和框图

DSP56852内核，存储器，外设和接口

细节可能存在的任何问题芯片

订单号

DSP56800ERM/D

DSP56852UM/D

DSP56852/D

DSP56852PB/D

飞思卡尔半导体公司...

DSP56852

技术数据表

DSP56852

产品简介

DSP56852

勘误表

DSP56852E/D

1.5数据表约定

本数据手册使用以下约定：

横线

这是用来表示一个信号时拉低即处于激活状态。例如， RESET引脚

活跃的时候很低。

高真（高电平有效）信号为高或低真（低电平有效）信号为低。

高真（高电平有效）信号为低或低真（低电平有效）信号为高。

信号/符号

针

“断言”

“无效”

示例：

逻辑状态

真

假

真

假

信号状态

断言

拉高

断言

拉高

电压

值VIL ， VOL ， VIH ， VOH和通过单独的产品规格定义。

欲了解更多有关该产品，

转到： www.freescale.com

DSP56852技术数据

初步

飞思卡尔半导体公司

介绍

第2部分信号/连接说明

2.1简介

的DSP56852的输入和输出信号被组织成的官能团，如图

表2

并且如图

图2中。

表3

每个表行描述封装引脚和信号或信号

目前。

表2.功能组引脚分配

功能群

引脚数

飞思卡尔半导体公司...

电源（V

DD,

DDIO ，或

DDA

)

地面（V

SS,

SSIO ，

或V

SSA

)

锁相环（ PLL）和时钟

外部总线信号

外部片选*

中断和程序控制

同步串行接口（ SSI ）端口*

串行通信接口（ SCI ）端口*

串行外设接口（SPI ）端口

四定时器模块端口

JTAG /增强型片上仿真（ EOnCE ）

*另外， GPIO引脚

1. V

= V

DD核心，

= V

SS核心，

DDIO

= V

DD IO ，

SSIO

= V

SS IO ，

DDA

= V

DD ANA ，

SSA

= V

SS ANA

2. CLKOUT是地址复用功能引脚A20 。

3.四个地址引脚复用的定时器， CS3和CLKOUT引脚。

4. CS3复用外部地址总线引脚A19 。

5.模式引脚与外部数据引脚D13 -D15一样A17and A18 。

6.四这些引脚复用SSI 。

7，其中两个引脚复用2位外部地址总线A17and A18 。

DSP56852技术数据

初步

欲了解更多有关该产品，

转到： www.freescale.com

飞思卡尔半导体公司

DSP56852/D

修订版6.0 2/2004

DSP56852

初步的技术数据

DSP56852的16位数字信号处理器

120 MIPS在120MHz

6K ×16位的SRAM程序

4K ×16位的SRAM数据

1K ×16位Boot ROM

中断控制器

通用16位定时器四

JTAG /增强型片上仿真（一次）的

不显眼，实时调试

计算机正常操作（ COP ） /看门狗

定时器

81引脚MAPBGA封装

高达11 GPIO

飞思卡尔半导体公司...

21外部存储器地址线， 16条数据线

和4个片选

一（ 1 ）串行端口接口（ SPI ）或1 （ 1 ）

改进的同步串行接口（ ISSI ）

一（ 1 ）串行通信接口（ SCI ）

DDIO

SSIO

DDA

SSA

JTAG /

增强

一旦

程序控制器

和

硬件循环机组

地址

电厂机组

16-Bit

DSP56800E核心

数据ALU

16 x 16 + 36

→

36位MAC

3个16位输入寄存器

4个36位累加器

位

操作

单位

PAB

PDB

CDBR

CDBW

内存

XDB2

R / W控制

XAB1

XAB2

PAB

PDB

程序存储器

6144 ×16的SRAM

引导ROM

1024 ×16 ROM

数据存储器

4096 ×16的SRAM

系统

公共汽车

控制

CDBR

CDBW

系统

地址

解码器

系统

设备

IPBus桥（ IPBB ）

控制

IPAB

IPWDB

IPRDB

外设

地址

解码器

解码

外设

A0-16

A17-18复用功能（定时器引脚）

A19的复用功能（ CS3 ）

D0-D12[12:0]

D13-15复用功能（模式A ， B，C ）

WR启用

RD启用

CS [2：0 ]的复用功能（ GPIOA ）

外部地址

总线开关

外部数据

总线开关

总线控制

外部总线

接口单元

外设

设备

SELECTS

时钟

复位

PLL

SCI或

GPIOE

1四

定时器

或A17 ，

A18

SSI或

SPI或

GPIOC

COP /

WATCH-

狗

打断

调节器

系统

积分

模块

时钟

发电机

XTAL

EXTAL

IRQA

IRQB

CLKO

RESET

多路复用

(A20)

模式

复用功能（ D13-15 ）

图1. DSP56852框图

欲了解更多有关该产品，

转到： www.freescale.com

飞思卡尔半导体公司

第一部分概述

1.1 DSP56852特点

1.1.1

数字信号处理芯

采用双哈佛架构高效的16位DSP引擎

120每秒百万条指令（ MIPS ），在120MHz的核心频率

单周期16

16位的并行乘法器 - 累加器（ MAC）的

四（4 ） 36位累加器，包括扩展位

16位双向移位

具有独特的DSP处理模式并行指令集

硬件DO和REP循环

三（3）内部地址总线和一（1）的外部地址总线

四（4）的内部数据总线和一（1）的外部数据总线

指令集同时支持DSP和控制器功能

四（4 ）硬件中断级别

五（ 5 ）软件中断级别

控制器风格的寻址紧凑的代码模式和指令

高效C编译器和局部变量的支持

软件子程序和中断堆栈深度仅受内存的限制

JTAG /增强一次调试编程接口

飞思卡尔半导体公司...

1.1.2

内存

哈佛架构允许多达三同时访问程序和数据存储器

片上存储器包括：

— 6K

16位程序SRAM

— 4K

16位数据SRAM

— 1K

16位Boot ROM

21外部存储器地址线， 16根数据线和四（4）可编程芯片选择信号

1.1.3

外围电路的DSP56852

通用16位定时器四路与两个外部引脚*

一（1 ）串行通信接口（ SCI ） *

一（1 ）串行端口接口（ SPI ）或1 （ 1 ）改进的同步串行接口（ ISSI ）

模块*

中断控制器

计算机正常操作（ COP ） /看门狗定时器

JTAG /增强型片上仿真（ EOnCE ）的不显眼，实时调试

欲了解更多有关该产品，

转到： www.freescale.com

DSP56852技术数据

初步

飞思卡尔半导体公司

DSP56852说明

81引脚MAPBGA封装

截至11 GPIO

*每个外设I / O ，可交替使用的I / O ，如果不是需要一个通用

1.1.4

能源信息

制作与3.3V ， TTL兼容的数字输入高密度CMOS

等待和停止模式下可用

1.2 DSP56852说明

飞思卡尔半导体公司...

该DSP56852是DSP56800E核心为基础的系列数字信号处理器（DSP ）的一员。上

单个芯片它结合了DSP的处理能力和微控制器的与功能

灵活的外设集来创建一个极具成本效益的解决方案。因为其成本低，

配置灵活和紧凑的程序代码，所述DSP56852是非常适合于许多应用。

该DSP56852包括很多外设低端互联网设备的应用程序特别有用

和低端的客户端应用程序，如语音通信;便携式设备;互联网视听;和销售点的

系统如噪声抑制; ID标签阅读器;声波/亚音速探测器;安全接入设备;

远程抄表;和声音报警。

该DSP56800E核心是基于哈佛式建筑由三个执行单元操作

并联，使每个指令周期多达六个操作。微处理器编程风格

模型和优化的指令集使率直代高效，紧凑的代码为

DSP和MCU应用。该指令集也是高效的C编译器，从而实现快速

开发优化控制应用。

的DSP56852支持从内部或外部存储器执行程序。两个数据操作数

可以从每个指令周期的片上数据RAM进行访问。该DSP56852还提供了两个

外部专用中断线，以及多达11个通用输入/输出（GPIO ）线，这取决于

外设配置。

该DSP56852 DSP控制器包括6K字的程序RAM中，数据RAM 4K字和1K

引导RAM 。它也支持从外部存储器执行程序。

该DSP控制器还提供了一整套标准的可编程外设，包括一个改进

同步串行接口（ SSI ），或者一个串行外设接口（ SPI ），一个串行通信

接口（SCI），以及一个四定时器。在SSI ， SPI ， SCI I / O和三个芯片选择，可作为一般

通用输入/时，不需要它的主要功能输出。在SSI和SPI共享I / O，因此，顶多

这两个外设中的一个可被使用在任何时间。

艺术开发环境1.3状态

处理器专家

（ PE）提供了快速应用设计（ RAD ）工具，它结合了易于

使用基于组件的软件应用程序的创建与专家知识体系。

该守则战士集成开发环境是代码导航一个复杂的工具，

编译和调试。一套完整的评估板（EVM ）和开发系统

显卡支持并行工程。总之， PE ，码战士以及EVM的创建

方便，快捷，高效的开发完整的，可扩展的工具解决方案。

DSP56852技术数据

初步

欲了解更多有关该产品，

转到： www.freescale.com

飞思卡尔半导体公司

1.4产品文档

在列出的四个文件

表1

所需的完整说明和适当的设计与

DSP56852 。文档可从当地的分销商，摩托罗拉，摩托罗拉半导体销售

办公室，摩托罗拉文学配送中心，或在网上www.motorola.com/semiconductors/ 。

表1. DSP56852芯片文档

话题

DSP56800E

参考手册

DSP56852

用户手册

描述

详细描述中的DSP56800E架构，

16位DSP核心的处理器和指令集

的详细描述，存储器，外围设备，并

该DSP56852接口

电气和时序规范，引脚说明，

和包装说明（本文档）

摘要说明和框图

DSP56852内核，存储器，外设和接口

细节可能存在的任何问题芯片

订单号

DSP56800ERM/D

DSP56852UM/D

DSP56852/D

DSP56852PB/D

飞思卡尔半导体公司...

DSP56852

技术数据表

DSP56852

产品简介

DSP56852

勘误表

DSP56852E/D

1.5数据表约定

本数据手册使用以下约定：

横线

这是用来表示一个信号时拉低即处于激活状态。例如， RESET引脚

活跃的时候很低。

高真（高电平有效）信号为高或低真（低电平有效）信号为低。

高真（高电平有效）信号为低或低真（低电平有效）信号为高。

信号/符号

针

“断言”

“无效”

示例：

逻辑状态

真

假

真

假

信号状态

断言

拉高

断言

拉高

电压

值VIL ， VOL ， VIH ， VOH和通过单独的产品规格定义。

欲了解更多有关该产品，

转到： www.freescale.com

DSP56852技术数据

初步

飞思卡尔半导体公司

介绍

第2部分信号/连接说明

2.1简介

的DSP56852的输入和输出信号被组织成的官能团，如图

表2

并且如图

图2中。

表3

每个表行描述封装引脚和信号或信号

目前。

表2.功能组引脚分配

功能群

引脚数

飞思卡尔半导体公司...

电源（V

DD,

DDIO ，或

DDA

)

地面（V

SS,

SSIO ，

或V

SSA

)

锁相环（ PLL）和时钟

外部总线信号

外部片选*

中断和程序控制

同步串行接口（ SSI ）端口*

串行通信接口（ SCI ）端口*

串行外设接口（SPI ）端口

四定时器模块端口

JTAG /增强型片上仿真（ EOnCE ）

*另外， GPIO引脚

1. V

= V

DD核心，

= V

SS核心，

DDIO

= V

DD IO ，

SSIO

= V

SS IO ，

DDA

= V

DD ANA ，

SSA

= V

SS ANA

2. CLKOUT是地址复用功能引脚A20 。

3.四个地址引脚复用的定时器， CS3和CLKOUT引脚。

4. CS3复用外部地址总线引脚A19 。

5.模式引脚与外部数据引脚D13 -D15一样A17and A18 。

6.四这些引脚复用SSI 。

7，其中两个引脚复用2位外部地址总线A17and A18 。

DSP56852技术数据

初步

欲了解更多有关该产品，

转到： www.freescale.com

56854

数据表

技术参数

56800E

16位数字信号控制器

DSP56854

启示录6

01/2007

freescale.com

56854概述

120 MIPS在120MHz

16K ×16位的SRAM程序

16K ×16位的SRAM数据

1K ×16位Boot ROM

访问最多的程序或数据的8M内存2M的话

芯片选择逻辑的胶水少界面ROM和

SRAM

六（ 6 ）独立的DMA通道

增强的同步串行接口（ ESSI ）

两（ 2 ）个串行通信接口（ SCI ）

- 串行端口接口（ SPI ）

8位并行主机接口

通用16位定时器四

JTAG /增强型片上仿真（一次）的

不显眼，实时调试

计算机正常操作（ COP ） /看门狗定时器

时间的日（ TOD ）

128 LQFP封装

高达41 GPIO

DDIO

SSIO

DDA

SSA

JTAG /

增强

一旦

程序控制器

和

硬件循环机组

地址

电厂机组

16-Bit

DSP56800E核心

数据ALU

16 x 16 + 36

→

36位MAC

3个16位输入寄存器

4个36位累加器

位

操作

单位

PAB

PDB

CDBR

CDBW

内存

程序存储器

16,384 ×16的SRAM

引导ROM

1024 ×16 ROM

数据存储器

16,384 ×16的SRAM

XDB2

XAB1

XAB2

PAB

PDB

CDBR

CDBW

IPBus桥（ IPBB ）

IPWDB

解码

外设

A0-20 [20:0]

D0-D15 [15:0]

RD启用

WR启用

CS0 - CS3的[3：0 ]或

GPIOA0 - GPIOA3 [3 ：0]的

总线控制

外部地址

总线开关

外部数据

总线开关

外部总线

接口单元

2 SCI ESSI0

GPIOE GPIOC

IPRDB

IPAB

DMA请求

核心的Clk

POR

系统

公共汽车

控制

DMA

6通道

IPBus CLK

CLKO

MODEA - C或

(GPIOH0-H2)

系统

COP / TOD CLK集成

模块

RSTO

RESET

四

定时器

GPIOG

SPI

主持人

打断

接口控制器

GPIOF

GPIOB

IRQA

IRQB

COP /

WATCH-

狗

时间

天

时钟

发电机

OSC PLL

EXTAL

XTAL

56854框图

56854技术数据，版本6

飞思卡尔半导体公司

第一部分概述

1.1 56854特点

1.1.1

数字信号处理芯

采用双哈佛架构高效的16位引擎

120每秒百万条指令（ MIPS ），在120MHz的核心频率

单周期16

16位的并行乘法器 - 累加器（ MAC）的

四（4 ） 36位累加器，包括扩展位

16位双向移位

具有独特的DSP处理模式并行指令集

硬件DO和REP循环

三（3）内部地址总线和一（1）的外部地址总线

四（4）的内部数据总线和一（1）的外部数据总线

指令集同时支持DSP和控制器功能

四（4 ）硬件中断级别

五（ 5 ）软件中断级别

控制器风格的寻址紧凑的代码模式和指令

高效C编译器和局部变量的支持

软件子程序和中断堆栈深度仅受内存的限制

JTAG /增强一次调试编程接口

1.1.2

内存

哈佛体系结构允许多达三（3）同时访问程序和数据存储器

片上存储器

— 16K

16位程序SRAM

— 16K

16位数据SRAM

— 1K

16位Boot ROM

片外存储器扩展（ EMI）

- 访问最多的程序存储器2M字或数据存储器可达8M的话

- 芯片选择逻辑的胶水少界面ROM和SRAM

1.1.3

外围电路为56854

通用16位四定时器*

二（ 2 ）串行通信接口（ SCI ） *

串行外设接口（SPI ）端口*

增强型同步串行接口（ ESSI ）模块*

计算机正常操作（ COP ） /看门狗定时器

56854技术数据，版本6

飞思卡尔半导体公司

56854说明

JTAG /增强型片上仿真（ EOnCE ）的不显眼，实时调试

DMA六（6 ）个独立通道

8位并行主机接口*

一天中的时间

截至41 GPIO

*每个外设I / O ，可交替使用的I / O ，如果不是需要一个通用

1.1.4

能源信息

制作与3.3V ， TTL兼容的数字输入高密度CMOS

等待和停止模式下可用

1.2 56854说明

该56854是控制器的56800E内核基于家族的一个成员。它结合，在单个芯片上，该

一个数字信号处理器（ DSP）和微控制器的一个功能性的处理能力

灵活的外设集来创建一个极具成本效益的解决方案。因为其成本低，

配置灵活和紧凑的程序代码时， 56854是非常适合于许多应用。该

56854包括许多外设都是针对低端互联网设备的应用程序和特别有用

低端的客户端应用程序，如语音通信;便携式设备;互联网视听;系统点销售，并

如噪声抑制; ID标签阅读器;声波/亚音速探测器;安全接入设备;远程

计量;声音报警。

56800E内核基于哈佛式的建筑，包括在经营的三个执行单位

是平行的，从而允许在每个指令周期的六个之多的操作。微处理器编程风格

模型和优化的指令集允许直接的新一代高效，紧凑的DSP和

控制代码。该指令集也是C语言编译器高效，从而实现快速发展

优化控制应用。

在56854支持从内部或外部存储器执行程序。两个数据操作数可以

从每个指令周期的片上数据RAM存取。在56854还提供了两个外部

专用中断线，以及多达41个通用输入/输出（GPIO ）线，这取决于

外设配置。

的56854控制器包括16K字的程序RAM的数据RAM的16K字，和1K字

引导ROM。它也支持从外部存储器执行程序。

该控制器还提供了一整套标准的可编程外设，其中包括一个8位并行

主机接口，增强型同步串行接口（ ESSI ），一个串行外设接口（ SPI ），两个

串行通信接口（的SCI ）和一个四定时器。主机接口， ESSI ， SPI ， SCI ，四片

选择和四定时器，可作为通用输入/输出端口（GPIO ），如果它的主要功能是不

所需。

56854技术数据，版本6

飞思卡尔半导体公司