飞思卡尔半导体公司

技术参数

DSP56311

启8 ， 2/2005

DSP56311

24位数字信号处理器

3

16

6

6

内存扩展区

节目

内存

32 K

×

24位

or

31 K

×

24位

和

指令

缓存

1024

×

24位

PM_EB

SCI

三重

定时器

HI08

ESSI

EFCOP

X数据

内存

48 K

×

24位

Y数据的

内存

48 K

×

24位

PIO_EB

XM_EB

地址

GENERATION

单位

六通道

DMA单元

引导

只读存储器

YAB

XAB

PAB

DAB

YM_EB

外设

扩区

外

地址

公共汽车

开关

外

公共汽车

接口

和

我 - 缓存

控制

外

数据

公共汽车

开关

动力

管理

JTAG

一旦

18

地址

24-Bit

DSP56300

CORE

DDB

YDB

XDB

PDB

GDB

13

控制

该DSP56311意

对于需要应用

大量的内部

存储器，例如网络

和无线基础设施

应用程序。板载

EFCOP可以加速

一般的过滤应用，

如回声消除

应用中，相关性，并

通用convolution-

基于算法。

国内

数据

公共汽车

开关

24

数据

什么是新的？

启8包括以下

变化：

添加无铅封装

部件号。

时钟

PLL

发电机

EXTAL

XTAL

RESET

PINIT / NMI

节目

打断

调节器

节目

解码

调节器

MODA / IRQA

MODB / IRQB

的MoDC / IRQC

MODD / IRQD

节目

地址

发电机

数据ALU

24

×

24 + 56

→

56位MAC地址

两个56位累加器

56位桶式移位器

5

DE

PCAP

图1 。

DSP56311框图

飞思卡尔的DSP56311 ， DSP56300在DSP系列中的一员，支持一般的过滤网络应用

操作。增强型滤波器协处理器（ EFCOP ）并行执行滤波算法与核心业务提升

与支持的信道吞吐量或全部通道没有影响信号质量。的结果是增加了整体性能。

像其他的DSP56300系列成员的DSP56311采用了高性能的单时钟周期- per-指令发动机

（ DSP56000代码兼容）的桶形移位器， 24位寻址，指令高速缓冲存储器，和一个直接存储器存取（DMA）

控制器（见

图1）。

该DSP56311进行高达1.5亿每秒（ MMACS ）乘法累加，达到

高达300 MMACS当EFCOP正在使用中。它工作的内部150 MHz的时钟与1.8伏核心，

独立的3.3伏特的输入/输出（I / O）供电。

飞思卡尔半导体公司， 1999年， 2005年。保留所有权利。

目录

数据表约定.......................................................................................................................................ii

Features...............................................................................................................................................................iii

目标应用.............................................................................................................................................四

产品文档......................................................................................................................................iv

第1章

信号/连接

1.1

1.2

1.3

1.5

1.6

1.7

1.8

1.9

1.10

1.11

1.12

动力................................................................................................................................................................1-3

地..............................................................................................................................................................1-3

Clock.................................................................................................................................................................1-3

外部存储器扩展端口（端口A ） ......................................................................................................1-4

中断和模式控制..............................................................................................................................1-7

主机接口(HI08)........................................................................................................................................1-8

增强型同步串行接口0 （ ESSI0 ） .......................................... .............................................. 1-11

增强型同步串行接口1 （ ESSI1 ） .......................................... .............................................. 1-12

串行通信接口（ SCI ） ...........................................................................................................1-13

计时器.............................................................................................................................................................1-14

JTAG一旦接口..............................................................................................................................1-15

最大Ratings.............................................................................................................................................2-1

热特性....................................................................................................................................2-2

直流电气Characteristics............................................................................................................................2-3

AC电气Characteristics............................................................................................................................2-4

包装说明.........................................................................................................................................3-2

MAP- BGA封装的机械制图.....................................................................................................3-10

热设计Considerations........................................................................................................................4-1

电气设计Considerations......................................................................................................................4-2

耗电量Considerations.................................................................................................................4-3

PLL性能问题...................................................................................................................................4-4

输入（ EXTAL ）抖动要求.................................................................................................................4-6

第2章

特定网络阳离子

2.1

2.2

2.3

2.4

第3章

包装

3.1

3.2

第4章

设计注意事项

4.1

4.2

4.3

4.4

4.5

附录A

功耗基准测试

数据表约定

横线

“断言”

“无效”

示例：

表示信号拉低时（例如这是活动的，则

RESET

引脚有效时，

低）。

意味着一个高真（高电平有效）信号为高或低真（低电平有效）信号为低

意味着一个高真（高电平有效）信号为低或低真（低电平有效）信号为高

信号/符号

逻辑状态

电压

V

IL

/V

OL

V

IH

/V

OH

V

IH

/V

OH

V

IL

/V

OL

信号状态

针

真

断言

针

假

拉高

针

真

断言

针

假

拉高

注意：

值

V

IL

,

V

OL

,

V

IH

和

V

OH

个别产品的规格定义。

DSP56311技术数据，第8

ii

飞思卡尔半导体公司

特点

表1

列出了DSP56311设备的功能。

表1中。

DSP56311特点

特征

描述

使用EFCOP在过滤高达1.5亿的乘法累加每秒（ MMACS ） （ 300 MMACS

应用程序）与150 MHz的时钟频率为1.8 V核心和3.3 VI / O

与DSP56000内核与高度并行的指令集兼容的目标代码

数据算术逻辑单元（ ALU数据），具有完全流水线化24

×

24位的并行乘法器 - 累加器（ MAC）

56位并行桶形移位器（快速移位和归一化;比特流生成和解析） ，条件

ALU指令，和在软件控制下的24位或16位算术支持

计划控制单元（ PCU ）与位置无关的代码（ PIC ）的支持，寻址模式优化

DSP应用程序（包括直接的偏移量） ，内部指令高速缓存控制器，内置内存 -

可扩展的硬件堆栈，硬件嵌套DO循环和快速自动返回中断

直接存储器存取（DMA）与6个DMA通道支持内部和外部访问;一，二

和三维转移（包括圆形缓冲） ;结束的块传输中断;和

从中断线路和所有外设触发

锁相环（ PLL ）允许低功耗分频系数（ DF ）的变化无锁和输出时钟的损失

歪斜消除

硬件调试支持，包括片上仿真（一次' ）模块，联合测试行动组（ JTAG ）

测试访问端口（ TAP ）

内部24

×

24位的滤波和回声消除协处理器运行在平行于DSP核

操作在相同的频率为中心（高达150 MHz ）

支持多种滤波器模式，其中一些用于蜂窝基站应用进行优化：

- 真有限冲激响应（FIR）与真正的抽头

- 复杂的FIR复杂水龙头

- 复杂的FIR生成纯粹的真实的或纯虚交替输出

- 一个4位的抽取因子的FIR滤波器，从而提供了一个抽样率高达16

- 直接形式1 （ DFI ）无限脉冲响应（ IIR）滤波器

- 直接形式2 （ DFII ） IIR滤波器

- 四缩放因子（1， 4，8， 16），用于IIR输出

- 自适应FIR滤波器具有真正的最小均方（LMS）系数更新

- 自适应FIR滤波器，延迟LMS系数更新

增强型8位并行主机接口（ HI08 ）支持多种总线（例如ISA ），并提供

多项行业标准的微型计算机，微处理器和DSP的无缝连接

两个增强型同步串行接口（ ESSI ） ，每一个接收器和三个发射器（允许

六声道家庭影院）

串行通信接口（ SCI）与波特率发生器

三重定时器模块

多达34可编程通用输入/输出（ GPIO）引脚，这取决于外围设备

启用

192

×

24位的引导ROM

128 K

×

24位的RAM总

程序RAM ，指令缓存， X数据RAM ，和Y数据RAM大小是可编程的：

节目

RAM大小

32 K

×

24-bit

31 K

×

24-bit

96 K

×

24-bit

指令

缓存大小

0

1024

×

24-bit

0

1024

×

24-bit

0

1024

×

24-bit

0

1024

×

24-bit

0

1024

×

24-bit

X数据RAM

尺寸*

48 K

×

24-bit

48 K

×

24-bit

16 K

×

24-bit

16 K

×

24-bit

24 K

×

24-bit

24 K

×

24-bit

32 K

×

24-bit

32 K

×

24-bit

40 K

×

24-bit

40 K

×

24-bit

Y数据的RAM

尺寸*

48 K

×

24-bit

48 K

×

24-bit

16 K

×

24-bit

16 K

×

24-bit

24 K

×

24-bit

24 K

×

24-bit

32 K

×

24-bit

32 K

×

24-bit

40 K

×

24-bit

40 K

×

24-bit

指令

缓存

残

启用

残

启用

残

启用

残

启用

残

启用

开关

模式

残

残

启用

启用

启用

启用

启用

启用

启用

启用

MSW1 MSW0

0/1

0/1

0

0

0

0

1

1

1

1

0/1

0/1

0

0

1

1

0

0

1

1

高性能

DSP56300内核

增强型过滤器

协处理器（ EFCOP ）

内部外设

:

内部存储器

95 K

×

24-bit

80 K

×

24-bit

79 K

×

24-bit

64 K

×

24-bit

63 K

×

24-bit

48 K

×

24-bit

47 K

×

24-bit

*包括10 K.

×

24位共享存储器（即，存储由芯和EFCOP共享）

DSP56311技术数据，第8

飞思卡尔半导体公司

iii

表1中。

DSP56311功能（续）

特征

描述

数据存储器扩展到2 256千

×

使用标准的外部地址的24位字的存储器空间

线

程序内存扩展到1 256千

×

使用标准的外部24位字的存储器空间

地址线

外部存储器扩展端口

芯片选择逻辑的无缝接口静态随机存取存储器（静态存储器）

内部DRAM控制器为无缝连接的动态随机存取存储器（ DRAM的）高达100

MHz的工作频率

非常低功耗CMOS设计

等待和停止低功耗待机模式

完全指定的静态设计，降低运行到0Hz （ DC ）

优化的功率管理电路（指令依赖性，圆周依赖性，和模态振

依赖）

外部存储器

扩张

功耗

包装

模制阵列塑料球栅阵列（ MAP- BGA）封装中的无铅或铅轴承版本。

目标应用

DSP56311应用需要高性能，低功耗，小包装，并且大量的内部

内存。该EFCOP可以加速通用滤波应用。实例包括：

无线和有线基础设施应用

多信道无线本地环路系统

DSP资源板

高速调制解调器银行

IP电话

产品文档

中列出的文档

表2

被要求用于DSP56311设备和完整的描述是必要的

与部分正确地设计。文档可从当地的飞思卡尔销售商，飞思卡尔

半导体销售办事处或飞思卡尔半导体文学配送中心。对于文档

更新，请访问飞思卡尔DSP的网站。查看本文件的封底的联系信息。

表2中。

DSP56311文档

名字

DSP56311

用户手册

描述

DSP56311的内存配置的详细功能描述，

操作和编程注册

订单号

DSP56311UM

DSP56300FM

看到DSP56311产品网站

DSP56300系列

在DSP56300系列处理器核心和指令集的详细说明

手册

应用笔记

描述特定的应用程序或优化的设备进行文件操作

包括代码示例

DSP56311技术数据，第8

iv

飞思卡尔半导体公司

信号/连接

1

的DSP56311输入和输出信号被组织成的官能团，如图

表1-1 。图1-1

由图官能团的DSP56311信号。本章的剩余部分描述了信号引脚

各官能团。

表1-1 。

DSP56311功能信号的分组

数

信号的

20

66

2

3

18

端口A

1

24

13

5

端口B

2

端口C和D

3

端口E

4

16

12

3

3

6

功能群

电源（V

CC

)

接地（ GND ）

时钟

PLL

地址总线

数据总线

总线控制

中断和模式控制

主机接口（ HI08 ）

增强型同步串行接口（ ESSI ）

串行通信接口（ SCI ）

定时器

一次/ JTAG端口

注意事项：

1.

2.

3.

4.

5.

端口A的信号定义外部存储器接口端口，其中所述外部地址总线，数据总线和控制信号。

口B的信号是复用的GPIO信号的HI08端口的信号。

端口C和D的信号被复用的GPIO信号两个ESSI端口的信号。

端口E信号复用的GPIO信号的SCI端口信号。

有未使用的5个信号连接。这些被指定为无连接（ NC）的封装说明（见

第3章） 。

注意：

时钟输出（

CLKOUT

),

BCLK

,

BCLK

,

CAS

和

RAS[0–3]

所使用的其它的DSP56300系列成员信号

由DSP56311在工作频率高达100MHz的支持。因此， 100 MHz以上，你必须

通过设置异步总线仲裁使能位（ ABE ）在操作模式寄存器使总线仲裁。

设置时， ABE位消除了需要建立和保持时间

BB

和

BG

关于

CLKOUT

。在

此外， DRAM存取不高于100兆赫的支持。

DSP56311技术数据，第8

飞思卡尔半导体公司

1-1