飞思卡尔半导体公司

技术参数

DSP56303

牧师11 ， 2/2005

DSP56303

24位数字信号处理器

16

6

6

3

内存扩展区

三重

定时器

HI08

ESSI

SCI

节目

内存

4096

×

24

位

（默认）

PM_EB

X数据

内存

2048

×

24

位

（默认）

XM_EB

Y数据的

内存

2048

×

24

位

（默认）

YM_EB

外设

扩区

地址

GENERATION

单位

六通道

DMA单元

引导

只读存储器

YAB

XAB

PAB

DAB

24-Bit

18

外

地址

公共汽车

地址

开关

外

公共汽车

13

接口

和研究所。

高速缓存控制

控制

外

数据总线

开关

24

该DSP56303意

在电信应用

的应用，如多

线语音/数据/传真

处理，视频

会议，音频

应用程序，控制和

通用数字信号

处理。

DSP56300

CORE

DDB

YDB

XDB

PDB

GDB

国内

数据

公共汽车

开关

EXTAL

XTAL

时钟

发电机

PLL

2

RESET

PINIT / NMI

节目

打断

调节器

节目

解码

调节器

MODA / IRQA

MODB / IRQB

的MoDC / IRQC

MODD / IRQD

节目

地址

发电机

什么是新的？

数据

启示录11包括以下

变化：

添加无铅封装

部件号。

24

×

24 + 56

→

56位MAC地址

两个56位累加器

56位桶式移位器

数据ALU

动力

管理

JTAG

一旦

5

DE

图1 。

DSP56303框图

该DSP56303是完全可编程的DSP CMOS的DSP56300内核系列中的一员。显著的建筑

该DSP56300内核系列的功能包括一个桶形移位器， 24位寻址，指令高速缓存和DMA 。该

DSP56303提供100 MMACS使用内部100 MHz的时钟频率为3.03.6伏。该DSP56300内核系列

提供了丰富的指令集和低功耗，以及速度水平的不断提高和功率，使

无线，通信和多媒体产品。

飞思卡尔半导体公司， 1996年， 2005年。保留所有权利。

由于从美国国际贸易委员会的命令， BGA封装生产线和部分数字表示这里目前没有

DSP56303VF100 ， DSP56303VL100 ：在美国进口或销售至2010年9月之前，可从飞思卡尔

PIO_EB

目录

由于从美国国际贸易委员会的命令， BGA封装生产线和部分数字表示这里目前没有

DSP56303VF100 ， DSP56303VL100 ：在美国进口或销售至2010年9月之前，可从飞思卡尔

数据表约定.......................................................................................................................................ii

Features...............................................................................................................................................................iii

目标应用.............................................................................................................................................四

产品文档......................................................................................................................................iv

第1章

信号/连接

1.1

1.2

1.3

1.5

1.6

1.7

1.8

1.9

1.10

1.11

1.12

动力................................................................................................................................................................1-3

地..............................................................................................................................................................1-3

Clock.................................................................................................................................................................1-4

外部存储器扩展端口（端口A ） ......................................................................................................1-4

中断和模式控制..............................................................................................................................1-7

主机接口(HI08)........................................................................................................................................1-8

增强型同步串行接口0 （ ESSI0 ） .......................................... .............................................. 1-11

增强型同步串行接口1 （ ESSI1 ） .......................................... .............................................. 1-12

串行通信接口（ SCI ） ...........................................................................................................1-14

计时器.............................................................................................................................................................1-15

JTAG一旦接口..............................................................................................................................1-16

最大Ratings.............................................................................................................................................2-1

热特性....................................................................................................................................2-2

直流电气Characteristics............................................................................................................................2-2

AC电气Characteristics............................................................................................................................2-3

TQFP封装Description...............................................................................................................................3-2

TQFP包装机械Drawing................................................................................................................3-9

MAP- BGA封装说明....................................................................................................................3-10

MAP- BGA封装的机械制图.....................................................................................................3-18

热设计Considerations........................................................................................................................4-1

电气设计Considerations......................................................................................................................4-2

耗电量Considerations.................................................................................................................4-3

PLL性能问题...................................................................................................................................4-4

输入（ EXTAL ）抖动要求.................................................................................................................4-5

第2章

特定网络阳离子

2.1

2.3

2.4

2.5

第3章

包装

3.1

3.2

3.3

3.4

第4章

设计注意事项

4.1

4.2

4.3

4.4

4.5

附录A

功耗基准测试

数据表约定

横线

“断言”

“无效”

示例：

表示信号拉低时（例如这是活动的，则

RESET

引脚有效时，

低）。

意味着一个高真（高电平有效）信号为高或低真（低电平有效）信号为低

意味着一个高真（高电平有效）信号为低或低真（低电平有效）信号为高

信号/符号

逻辑状态

电压

V

IL

/V

OL

V

IH

/V

OH

V

IH

/V

OH

V

IL

/V

OL

信号状态

针

真

断言

针

假

拉高

针

真

断言

针

假

拉高

注意：

值

V

IL

,

V

OL

,

V

IH

和

V

OH

个别产品的规格定义。

DSP56303技术数据，第11

ii

飞思卡尔半导体公司

特点

表1

列出了DSP56303设备的功能。

表1中。

DSP56303特点

特征

描述

亿每秒（ MMACS ）与100 MHz的时钟乘法 - 累加在3.3 V额定

与DSP56000内核与高度并行的指令集兼容的目标代码

数据算术逻辑单元（ ALU数据），具有完全流水线化24

×

24位的并行乘法器 - 累加器（ MAC）

56位并行桶形移位器（快速移位和归一化;比特流生成和解析） ，条件

ALU指令，和在软件控制下的24位或16位算术支持

计划控制单元（ PCU ）与位置无关的代码（ PIC ）的支持，寻址模式优化

DSP应用程序（包括直接的偏移量） ，内部指令高速缓存控制器，内置内存 -

可扩展的硬件堆栈，硬件嵌套DO循环和快速自动返回中断

直接存储器存取（DMA）与6个DMA通道支持内部和外部访问;一，二

和三维转移（包括圆形缓冲） ;结束的块传输中断;和

从中断线路和所有外设触发

锁相环（ PLL ）允许低功耗分频系数（ DF ）的变化无锁和输出时钟的损失

歪斜消除

硬件调试支持，包括片上仿真（一次' ）模块，联合测试行动组（ JTAG ）

测试访问端口（ TAP ）

增强型8位并行主机接口（ HI08 ）支持多种总线（例如ISA ），并提供

多项行业标准的微型计算机，微处理器和DSP的无缝连接

两个增强型同步串行接口（ ESSI ） ，每一个接收器和三个发射器（允许

六声道家庭影院）

串行通信接口（ SCI）与波特率发生器

三重定时器模块

多达34可编程通用输入/输出（ GPIO）引脚，根据外设

已启用

192

×

24位的引导ROM

8 K

×

24位的RAM总

程序RAM ，指令缓存， X数据RAM ，和Y数据RAM大小是可编程的：

高性能

DSP56300内核

内部外设

内部存储器

程序RAM

SIZE

4096

×

24-bit

3072

×

24-bit

2048

×

24-bit

1024

×

24-bit

指令

缓存大小

0

1024

×

24-bit

0

1024

×

24-bit

X数据RAM

SIZE

2048

×

24-bit

2048

×

24-bit

3072

×

24-bit

3072

×

24-bit

Y数据的RAM

SIZE

2048

×

24-bit

2048

×

24-bit

3072

×

24-bit

3072

×

24-bit

指令

缓存

残

启用

残

启用

开关模式

残

残

启用

启用

外部存储器

扩张

数据存储器扩展到2 256千

×

使用标准的外部地址的24位字的存储器空间

线

程序内存扩展到1 256千

×

使用标准的外部24位字的存储器空间

地址线

外部存储器扩展端口

芯片选择逻辑的无缝接口静态随机存取存储器（静态存储器）

内部DRAM控制器的无缝连接，以动态随机存取存储器（ DRAM中）

非常低功耗CMOS设计

等待和停止低功耗待机模式

完全指定的静态设计，降低运行到0Hz （ DC ）

优化的功率管理电路（指令依赖性，圆周依赖性，和模态振

依赖）

功耗

包装

144引脚TQFP封装的无铅或含铅版本

196引脚成形阵列的塑料球栅阵列（ MAP- BGA）封装中的无铅或铅轴承版本

DSP56303技术数据，第11

飞思卡尔半导体公司

iii

由于从美国国际贸易委员会的命令， BGA封装生产线和部分数字表示这里目前没有

DSP56303VF100 ， DSP56303VL100 ：在美国进口或销售至2010年9月之前，可从飞思卡尔

目标应用

实例包括：

多线语音/数据/传真处理

视频会议

音频应用

控制

由于从美国国际贸易委员会的命令， BGA封装生产线和部分数字表示这里目前没有

DSP56303VF100 ， DSP56303VL100 ：在美国进口或销售至2010年9月之前，可从飞思卡尔

产品文档

中列出的文档

表2

被要求用于DSP56303设备和完整的描述是必要的

与部分正确地设计。文档可从当地的飞思卡尔销售商，飞思卡尔

半导体销售办事处或飞思卡尔半导体文学配送中心。对于文档

更新，请访问飞思卡尔DSP的网站。查看本文件的封底的联系信息。

表2中。

DSP56303文档

名字

DSP56303

用户手册

描述

该DSP56303内存配置的详细功能描述，

操作和编程注册

订单号

DSP56303UM

DSP56300FM

看到DSP56303产品网站

DSP56300系列

在DSP56300系列处理器核心和指令集的详细说明

手册

应用笔记

描述特定的应用程序或优化的设备进行文件操作

包括代码示例

DSP56303技术数据，第11

iv

飞思卡尔半导体公司

信号/连接

1

的DSP56303输入和输出信号被组织成的官能团，如图

表1-1 。图1-1

由图官能团的DSP56303信号。本章的剩余部分描述了信号引脚

各官能团。

表1-1 。

DSP56303功能信号的分组

信号数

功能群

TQFP

电源（V

CC

)

接地（ GND ）

时钟

PLL

地址总线

数据总线

总线控制

中断和模式控制

主机接口（ HI08 ）

增强型同步串行接口（ ESSI ）

串行通信接口（ SCI ）

定时器

一次/ JTAG端口

注意事项：

1.

2.

3.

4.

5.

端口B

2

端口C和D

3

端口E

4

端口A

1

18

19

2

3

18

24

13

5

16

12

3

3

6

MAP- BGA

18

66

2

3

18

24

13

5

16

12

3

3

6

端口A的信号定义外部存储器接口端口，其中所述外部地址总线，数据总线和控制信号。

口B的信号是复用的GPIO信号的HI08端口的信号。

端口C和D的信号被复用的GPIO信号两个ESSI端口的信号。

端口E信号复用的GPIO信号的SCI端口信号。

有在TQFP封装2的信号连接和在未使用的MAP- BGA封装7的信号连接。

这些被指定为无连接（ NC）的封装说明（见

第3章） 。

注意：

本章涉及的一些配置寄存器用于选择单个复用信号

功能。参阅

DSP56303用户手册

关于这些配置寄存器的详细信息。

DSP56303技术数据，第11

飞思卡尔半导体公司

1-1

由于从美国国际贸易委员会的命令， BGA封装生产线和部分数字表示这里目前没有

DSP56303VF100 ， DSP56303VL100 ：在美国进口或销售至2010年9月之前，可从飞思卡尔