飞思卡尔半导体公司

技术参数

DSP56301

启10 ， 7/2006

DSP56301

24位数字信号处理器

52

6

6

3

内存扩展区

三重

定时器

主持人

接口

X数据

节目

内存

内存

2048

×

24

4096

×

24位

位

（默认）

（默认）

Y数据的

内存

2048

×

24

位

（默认）

ESSI

SCI

外设

扩区

地址

发电机

单位

六通道

DMA单元

24-Bit

自举

背带

只读存储器

DSP56300

CORE

DDB

YDB

XDB

PDB

GDB

动力

管理

JTAG

一旦

24

YAB

XAB

PAB

DAB

外

地址

公共汽车

开关

外

公共汽车

接口

和

I-缓存

控制

该DSP56301意

对于通用数字

信号处理，

特别是在多媒体

和电信

应用程序，如视频

会议和蜂窝

电话。

地址

14

控制

24

国内

数据

公共汽车

开关

EXTAL

时钟

XTAL

PLL

2

RESET

PINIT / NMI

节目

打断

调节器

节目

解码

调节器

MODD / IRQD

的MoDC / IRQC

MODB / IRQB

MODA / IRQA

节目

地址

发电机

外

数据

公共汽车

数据

什么是新的？

启10包括以下

变化：

要删除所有引用

摩托罗拉。不规范或

零件号码被改变。

数据ALU

24

×

24+56

→

56位MAC地址

两个56位累加器

56位桶式移位器

6

图1 。

DSP56301框图

该DSP56301是可编程CMOS数字信号处理器DSP56300内核系列中的一员

（ DSP）的。该系列采用了高性能的，每条指令发动机单时钟周期。显著的建筑

该DSP56300内核系列的功能包括一个桶形移位器， 24位寻址，指令高速缓存和DMA 。该

DSP56301提供使用内部80/100 MHz的时钟频率为3.03.6伏80/100 MIPS 。该DSP56300内核系列

提供了丰富的指令集和低功耗，以及速度和力量水平的不断提高，使

无线，通信和多媒体产品。

飞思卡尔半导体公司， 1996年， 2006年。保留所有权利。

目录

DSP56301 Features.............................................................................................................................................iii

目标Applications.............................................................................................................................................iv

产品文档......................................................................................................................................iv

第1章

信号/连接

1.1

1.2

1.3

1.4

1.5

1.6

1.7

1.8

1.9

1.10

1.11

1.12

动力................................................................................................................................................................1-4

地..............................................................................................................................................................1-4

Clock.................................................................................................................................................................1-5

锁相环(PLL)....................................................................................................................................1-5

外部存储器扩展端口（端口A ） ......................................................................................................1-6

中断和模式控制..............................................................................................................................1-9

主机接口(HI32)......................................................................................................................................1-10

增强型同步串行接口0 （ ESSI0 ） .......................................... .............................................. 1-16

增强型同步串行接口1 （ ESSI1 ） .......................................... .............................................. 1-18

串行通信接口（ SCI ） ...........................................................................................................1-19

计时器.............................................................................................................................................................1-20

JTAG /次Interface.....................................................................................................................................1-21

最大Ratings.............................................................................................................................................2-1

绝对最大额定值.............................................................................................................................2-2

热特性....................................................................................................................................2-2

直流电气Characteristics............................................................................................................................2-2

AC电气Characteristics............................................................................................................................2-4

TQFP封装Description...............................................................................................................................3-2

TQFP包装机械Drawing..............................................................................................................3-11

MAP- BGA封装说明....................................................................................................................3-12

MAP- BGA封装的机械制图.....................................................................................................3-23

热设计Considerations........................................................................................................................4-1

电气设计Considerations......................................................................................................................4-2

耗电量Considerations.................................................................................................................4-3

PLL性能问题...................................................................................................................................4-4

输入（ EXTAL ）抖动要求.................................................................................................................4-4

第2章

特定网络阳离子

2.1

2.2

2.3

2.4

2.5

第3章

包装

3.1

3.2

3.3

3.4

第4章

设计注意事项

4.1

4.2

4.3

4.4

4.5

一章

指数

功耗基准测试

数据表约定

横线

表示信号拉低时（例如这是活动的，则

RESET

引脚有效时，

低）。

“断言”

意味着一个高真（高电平有效）信号为高或低真（低电平有效）信号为低

“无效”

意味着一个高真（高电平有效）信号为低或低真（低电平有效）信号为高

示例：

信号/符号

逻辑状态

信号状态

电压

针

V

IL

/V

OL

真

断言

针

V

IH

/V

OH

假

拉高

针

V

IH

/V

OH

真

断言

针

V

IL

/V

OL

假

拉高

注意：

值

V

IL

,

V

OL

,

V

IH

和

V

OH

个别产品的规格定义。

DSP56301技术数据，第10

ii

飞思卡尔半导体公司

DSP56301特点

高性能DSP56300内核

80/100亿每秒（ MIPS ）与80/100 MHz的时钟指示在3.0-3.6 V

与DSP56000内核与高度并行的指令集兼容的目标代码

数据算术逻辑单元（ ALU数据），具有完全流水线化24

×

24位并行Multiplier-

累加器（MAC） ， 56位并行桶形移位器（快速移位和归一化;比特流

生成和解析） ，有条件的ALU指令，以及24位或16位算术支持

在软件控制下

程序控制单元（ PCU）与位置无关的代码（ PIC ）的支持，寻址方式

针对DSP应用（包括直接的偏移量） ，内部指令缓存优化

控制器，内置存储器，可扩展的硬件堆栈，嵌套的硬件DO循环，快

自动返回中断

直接存储器访问（DMA ）配有6个DMA通道支撑的内部和外部

访问;一维，二维和三维转移（包括循环缓冲） ;终了

块传输中断;从中断线路和所有外设触发

锁相环（ PLL ）实现了低功耗的分频系数（ DF ）的变化无锁的损失

和输出时钟偏斜消除

硬件调试支持，包括片上仿真（一次 ）模块，联合测试行动

组（JTAG）的测试访问端口（TAP）

内部外设

32位并行PCI /通用主机接口（ HI32 ） ， PCI 2.1版兼容与无缝

接口其他DSP563xx产品总线或ISA接口，只需要74LS45式缓冲器

两个增强型同步串行接口（ ESSI ） ，每一个接收器和三个

发射器（允许六声道家庭影院）

串行通信接口（ SCI）与波特率发生器

三重定时器模块

多达42可编程通用输入/输出（ GPIO）引脚，取决于哪个

外设启用

内部存储器

3 K

×

24位的引导ROM

8 K

×

24位内部RAM总

程序RAM ，指令缓存， X数据RAM ，和Y数据RAM大小是可编程的：

程序RAM指令缓存

X数据RAM大小数据RAM大小

SIZE

SIZE

4096

×

24位

3072

×

24位

2048

×

24位

1024

×

24位

0

1024

×

24-bit

0

1024

×

24-bit

2048

×

24位

2048

×

24位

3072

×

24位

3072

×

24位

2048

×

24位

2048

×

24位

3072

×

24位

3072

×

24位

指令

缓存

残

启用

残

启用

开关

模式

残

残

启用

启用

DSP56301技术数据，第10

飞思卡尔半导体公司

iii

扩展外部存储器

数据存储器扩展两个16M的

×

24位字的内存在24位模式或位64千2

×

在16位兼容模式下的16位存储空间

程序内存扩展一个16M的

×

在24位模式或64千24位字的存储空间

×

在16位兼容模式16位

外部存储器扩展端口

芯片选择逻辑的无缝接口的SRAM

内部DRAM控制器的无缝连接，以动态随机存取存储器（ DRAM中）

降低功耗

非常低功耗CMOS设计

等待和停止低功耗待机模式

完全指定的静态设计，降低运行到0Hz （ DC ）

优化的功率管理电路（指令依赖性，圆周依赖性的，并且

模式依赖）

包装

该DSP56301可在一个208引脚薄型四方扁平封装（ TQFP ）或252引脚排列成型

过程球栅阵列（ MAP- BGA）封装。两种封装都提供含铅和

无铅版本。

目标应用

目标应用程序的示例包括：

无线和有线基础设施应用

多信道无线本地环路系统

DSP资源板

高速调制解调器银行

分组电话

产品文档

下表中列出的三个文件所需的完整描述

DSP56301和必要适当地设计与一部分。文档可从

以下来源。 （见封底的详细信息。 ）

本地飞思卡尔分销商

飞思卡尔半导体销售办事处

飞思卡尔文学配送中心

万维网（ WWW ）

表1中。

名字

DSP56300系列

手册

DSP56301用户

手册

DSP56301

技术参数

DSP56301文档

描述

订单号

DSP56300FM/AD

DSP56301UM/D

DSP56301

的DSP56300系列处理器核心的详细描述和

指令集

该DSP56301内存的详细功能介绍

配置，操作和寄存器编程

DSP56301功能列表和物理，电，时间和

包装规格

DSP56301技术数据，第10

iv

飞思卡尔半导体公司

信号/连接

1

的DSP56301输入和输出信号被组织成的官能团，如图

表1-1

和说明

in

图1-1 。

该DSP56301工作在3 V电源;然而，一些输入可以承受5 V的特

通知此功能被添加到这些输入端的信号的描述。

表1-1 。

DSP56301

功能信号的分组

数

通过信号

套餐类型

TQFP

电源（V

CC

)

1

接地（ GND ）

1

时钟

PLL

地址总线

端口A

数据总线

总线控制

中断和模式控制

主机接口（ HI32 ）

增强型同步串行接口（ ESSI ）

端口B

3

端口C和D

4

2

功能群

详细说明

MAP-

BGA

45

38

2

3

24

24

15

5

52

12

表1-2

表1-3

表1-4

表1-5

表1-6

表1-7

表1-8

表1-9

表1-11

表1-12

和

表1-13

表1-14

表1-15

表1-16

25

26

2

3

24

24

15

5

52

12

串行通信接口（ SCI ）

定时器

JTAG /一旦端口

注意事项：

1.

端口E

5

3

3

6

3

3

6

2.

3.

4.

5.

6.

可用的电源和接地信号的数目是包依赖性。在TQFP封装专用引脚专用

在内部设备子系统。在MAP - BGA封装，电源和接地连接（除了那些提供PLL

电源）连接到内部电源层和接地层分别。

端口A的信号定义外部存储器接口端口，其中所述外部地址总线，数据总线和控制信号。

口B的信号是复用的GPIO信号的HI32端口的信号。

端口C和D的信号被复用的GPIO信号两个ESSI端口的信号。

端口E信号复用的GPIO信号的SCI端口信号。

每个器件还包括几个无连接（ NC）引脚。数控连接的数量是包依赖的：所述的TQFP

有9个的NC和MAP- BGA拥有20纳米晶。不要连接任何线路，元件，跟踪，或通过这些引脚。看

第3章

了解详细信息。

DSP56301技术数据，第10

飞思卡尔半导体公司

1-1