数据表

2000年7月

DSP16210数字信号处理器

特点

s

描述

的DSP16210是基于所述第一DSP设备

DSP16000数字信号处理核心。它制造

在0.35

m

CMOS技术，并提供了10 ns的指令

在3 V操作化周期。特别设计

需要大量的存储器的应用程序，柔性

基于DMA I / O结构，以及高循环效率的

DSP16210是一种信号编码装置，可以是亲

编程以执行多种定点信号的亲

处理功能。 DSP16210包括容量的混合

外设专门用于支持处理 -

但密集的成本敏感型应用。

大型片上RAM （ 60 K字的双端口RAM ）支持

端口下载的系统设计必须的基础设施

TURE应用程序，以支持现场升级的演变

编码标准。该DSP16210能寻址

外部存储192 K字在这两个其代码/系数

存储器地址空间和数据存储器的地址空间。

此外，内部有一个引导ROM （ IROM ），该

包括系统启动代码和硬件开发系

统（ HDS）的代码。

该器件还包含一个位处理单元（ BMU ）和

一个两输入端， 40位算术逻辑单元（ALU）与加/的COM

削/选择（ ACS）用于增强信号的编码效率

和Viterbi加速。

以优化I / O吞吐量，并减少I / O服务程序

在DSP内核齿负担，该DSP16210配

有两个模块化I / O单元（ MIOUs ）的管理简单

串行I / O端口（ SSIO ）和16位并行主机接口

（ PHIF16 ）外设。该MIOUs提供透明的DMA

外设之间和片上双端口传输

内存。

大型片上RAM ，低功率耗散的结合

化，快速的指令周期，高效的I / O管理

精神疾病使得DSP16210在各种理想的解决方案

新兴应用。

s

s

s

s

s

s

s

s

s

s

s

s

s

s

优化需要大量的内部MEM-应用

储器，灵活的I / O和高效率的循环语音编码，

语音压缩和信道编码

- 大容量片上双端口RAM （ 60 K字的

DPRAM ） -eliminates需要快速的外部SRAM

- 2输入的40位算术逻辑单元（ALU）与

添加/维特比加速比较/选择（ ACS ）

- 三输入加法器

- 基于DMA I / O最小化DSP内核开销

I / O处理

- 灵活的电源管理模式，低系统

功耗

- 提供200 MIPS DSP

在3 V 10 ns指令周期时间

双16 ×16位乘法和40位的积累

一个指令周期进行有效的算法implementa-

系统蒸发散

31指令由32位中断DO循环缓存

高速，程序高效，零开销循环

嵌套的中断和3个中断优先级为

有效的控制和任务管理操作

芯片上的硬件开发系统的引导ROM

和灵活的下载启动代码

片上可编程PLL时钟合成器

增强型串行I / O（ ESIO ）端口设计到多

丛/解复用64千位/秒， 32千位/秒， 16千位/秒，和8个

千位/秒的通道

26兆位加上/ s的简单的串行I / O （ SSIO ）端口

DMA支持低开销的I / O

16位并行主机接口（ PHIF16 ），耦合用DMA

支持低开销的I / O

- 支持任意8位或16位外部总线的配置

行动（ 8位外部配置既支持8位

或16位逻辑转移）

- 支持或者

摩托罗拉

1

or

英特尔

2

协议

增加灵活性的8位控制I / O接口和

更低的系统成本

IEEE

3

1149.1测试端口（ JTAG边界扫描）

全速在线仿真硬件开发

系统芯片上具有八个地址和两个数据watch-

点单位进行高效的应用开发

引脚与DSP1620兼容

144引脚TQFP封装

1.

摩托罗拉

是摩托罗拉公司的注册商标。

2.

英特尔

是Intel Corporation的注册商标。

3.

IEEE

是机电研究所的注册商标，

电子工程师

复制草案

DSP16210数字信号处理器

数据表

2000年7月

目录

目录

页面

目录

页面

功能................................................. .................. 1

说明................................................. .............. 1

符号约定............................................... 9

硬件架构............................................. 9

DSP16210架构概述......................... 9

DSP16000内核................................................ 9

时钟合成器（ PLL ） .................................... 9

双口RAM （ DPRAM ） .................................. 9

内部引导ROM （ IROM ） .............................. 12

IORAM和模块化I / O单元（ MIOUs ） .......... 12

外部存储器接口（ EMI） ..................... 12

位I / O （ BIO ）单位.......................................... .... 13

增强型串行I / O （ ESIO ）单位..................... 13

简单的串行I / O（ SSIO ）单位.......................... 13

并行主机接口（ PHIF16 ） ...................... 13

定时器................................................. ............. 13

测试访问端口（ JTAG ） ................................. 13

硬件开发系统（ HDS） ........... 13

引脚复用................................................ 13

DSP16000内核架构概述............... 14

系统控制和缓存（ SYS ） ................... 14

数据运算单元（ DAU ） .............................. 14

Y型内存空间地址运算

单位（ YAAU ） .............................................. .... 15

X -内存空间地址运算

单位（ XAAU ） .............................................. .... 15

复位................................................. ................... 18

复位的通电或断电后..... 18

RSTB引脚复位............................................... 18

JTAG控制器复位..................................... 19

中断和陷阱............................................... 20

中断寄存器........................................... 20

清除中断........................................... 23

中断请求结算延迟................. 23

INT [ 3：0]和TRAP销.................................. 24

低功耗待机模式............................... 24

内存映射................................................ ....... 25

引导从外部ROM .................................. 27

数据存储器映射选择........................... 27

外部存储器接口（ EMI） .......................... 27

延迟编程

MWAIT

和

国际奥林匹克委员会

寄存器................................................. ...... 27

可编程访问时间............................ 28

READY引脚使能........................................ 28

启用延迟................................................ .. 28

内存映射选择.................................... 28

RWN提前................................................ 29

CKO引脚配置.................................... 29

写数据驱动延迟.................................... 29

功能时序............................................ 29

就绪引脚................................................ ...... 31

2

增强型串行I / O （ ESIO ）单位.......................... 32

输入部分................................................ .... 32

输出部分................................................ 0.36

模块化I / O单元（ MIOUs ） ................................... 42

IORAM ................................................. ............ 42

米欧寄存器............................................... 42

米欧命令............................................ 43

I / O缓冲器配置................................... 45

长度计数器和米欧中断............. 46

DMA输入流控制................................... 46

DMA输出流量控制................................ 47

米欧性能.......................................... 47

断电的米欧................................ 47

米欧命令潜伏期.............................. 48

简单的串行I / O（ SSIO ）单位............................... 49

可编程模式...................................... 49

并行主机接口（ PHIF16 ） ........................... 49

可编程............................................... 50

位输入/输出单元（ BIO ） .................................... 52

引脚复用................................................ 53

Timers...................................................................53

硬件开发系统（ HDS） ................ 54

JTAG测试端口............................................... ...... 54

时钟合成................................................ .... 56

锁相回路（ PLL ）操作.................. 58

锁相回路（ PLL ）工作

频率................................................. .... 58

锁相回路（ PLL ）锁定...................... 58

锁相回路（ PLL ）编程

限制................................................. ..59

锁相回路（ PLL ）编程

例如................................................. ....... 60

锁相回路（ PLL ）频率

精度和抖动....................................... 60

锁相回路（ PLL ）电源连接... 60

电源管理.............................................. 61

该

PowerC

控制寄存器位................... 61

止动销................................................ ......... 63

PLL掉电............................................... 63

的AWAIT位

ALF

Register...........................63

电源管理实例........................ 63

软件体系结构............................................. 69

指令集快速参考........................... 69

条件基于标志的状态........... 85

Registers...............................................................86

外设寄存器写，读延迟......... 86

注册概述............................................ 86

寄存器设置.............................................. 91

复位状态................................................ ..113

RB域编码......................................... 115

销信息................................................ ..... 116

朗讯科技公司

复制草案

数据表

2000年7月

DSP16210数字信号处理器

目录

（续）

目录

页面

目录

页面

信号说明.............................................. 121

系统接口和控制I / O接口........ 122

系统接口............................................ 122

控制I / O接口...................................... 122

外部存储器接口.................................. 123

ESIO接口................................................ 123 ....

SSIO接口................................................ 124 ....

PHIF16接口................................................ 。 125

JTAG测试接口............................................ 125

DSP16210引导例程.................................... 126

命令................................................. ........ 127

器件特性......................................... 133

绝对最大额定值................................ 133

操作注意事项.......................................... 133

推荐工作条件................. 133

封装的热考虑.................. 134

电气特性和要求....... 135

功耗............................................... 137

时序特点和要求........... 138

锁相环.............................................. ..139

唤醒延迟.............................................. 0.140

DSP时钟发生器........................................ 141

复位电路................................................ ....... 142

复位同步........................................ 143

JTAG...................................................................144

中断和陷阱............................................... 145

位I / O .............................................. .................... 146

外部存储器接口.................................. 147

PHIF16................................................................153

简单的串行I / O ............................................. 161 ....

增强型串行I / O ............................................ 166

大纲图................................................ ..170

144引脚TQFP大纲图.......................... 170

朗讯科技公司

复制草案

3

DSP16210数字信号处理器

数据表

2000年7月

图列表

科幻居雷什

页面

图1. DSP16210座Diagram..................................................................................................................10

图2. DSP16000内核框图.........................................................................................................16

图3. INT [ 3：0]和TRAP时序.................................................................................................................24

图4.内部交叉DPRAM...............................................................................................................25

图5. X -内存空间存储器映射.........................................................................................................25

图6. Y型内存空间的内存映射........................................................................................................26

图7.输入控制信号Conditioning.......................................................................................................33

图8.帧同步定时与ILEV = ISLEV = 0和ISDLY = 1 .................................. .............................. 33

图9.输入功能时序......................................................................................................................33

图10.输入多路解复用器（ IDMX ）和寄存器堆结构...................................... .............................. 34

图11.串行输入时钟示例...........................................................................................................35

图12.输出控制信号调理....................................................................................................37

图13.输出功能时序...................................................................................................................37

图14.输出多路复用器（ OMX ）和寄存器堆结构...................................... ................................. 38

图15.串行输出时钟Example.........................................................................................................40

图16.模块化I / O单元...............................................................................................................................42

图17.输入和输出缓冲器配置在IORAM

0,1

.......................................................................45

图18.时钟合成器（ PLL ）模块Diagram.............................................................................................56

图19.内部时钟选择和禁用逻辑......................................... ............................................... 57

图20.允许的状态和状态变化

PLLC

注册场................................................ ............. 59

图21.电源管理和时钟Distribution........................................................................................62

图22.解读指令集汇总表........................................ .................................. 70

图23. DSP16210程序可访问的寄存器.......................................... ............................................... 87

图24. DSP16210 144引脚TQFP引脚图（顶视图） .................................... .................................... 116

图25. DSP16210引脚通过接口.........................................................................................................121

图26.绘制的V

OH

与我

OH

在典型工作条件.............................................. .................... 136

图27.绘制的V

OL

与我

OL

在典型工作条件.............................................. ...................... 136

图28. I / O时钟时序图...............................................................................................................141

图29的通电复位和器件复位时序图........................................ ................................ 142

图30.复位同步Timing..........................................................................................................143

图31. JTAG I / O时序图................................................................................................................144

图32.中断和陷阱时序图.......................................... .................................................. 145 ....

其次是读取输入图33.写入输出（ CBIT

= IMMEDIATE ; A1 = SBIT ）

时序特性.... 146

图34.启用转换时序..................................................................................................................147

图35.外部存储器数据读取时序图（无延迟启动） .................................... .......... 148

图36.外部存储器数据读取时序图（延迟启动） ..................................... ............... 149

图37.外部存储器数据写时序图（ DENB2 = 0 ， DENB1 = 0 ， DENB0 = 0 ） .................... 150

图38.外部存储器数据写时序图（ DENB2 = 0 ， DENB1 = 1 ， DENB0 = 0 ） .................... 151

图39. READY扩展的读周期Timing..............................................................................................152

图40. PHIF16

英特尔

模式信号（读写）时序图......................................... ............ 153

图41. PHIF16

英特尔

模式信号（脉冲周期和标志）时序图...................................... 155

图42. PHIF16

摩托罗拉

模式信号（读写）时序图......................................... ..... 156

图43. PHIF16

摩托罗拉

模式信号（脉冲周期和标志）时序图................................. 158

图44. PHIF16

英特尔

or

摩托罗拉

信令模式（状态寄存器读）时序图....................... 159

图45. PIBF和波贝复位时序图......................................... ................................................. 160

图46.波贝和PIBF禁用时序图......................................... ............................................... 160

图47. SSIO被动模式输入时序图......................................... ............................................ 161

图48. SSIO主动模式下输入时序图......................................... ............................................... 162

图49. SSIO被动模式输出时序图......................................... ......................................... 163

图50. SSIO主动模式输出时序图......................................... ............................................. 164

图51.串行I / O活动模式时钟Timing................................................................................................165

4

复制草案

朗讯科技公司

数据表

2000年7月

DSP16210数字信号处理器

图列表

（续）

科幻gure

页面

图52.简单模式输入时序图.......................................... .................................................. ..... 166

图53.简单模式输出时序图.......................................... .................................................. ..167

图54.框模式输入时序图..................................................................................................168

图55.帧模式输出时序图.......................................... .................................................. ... 169

朗讯科技公司

朗讯科技公司专有

按照使用说明，公司

5