DS92LV3241 / DS92LV3242 20-85 MHz的32位通道链接II串行器/解串器
2009年9月17日
DS92LV3241/DS92LV3242
20-85 MHz的32位通道链接II串行器/解串器
概述
该DS92LV3241 （ SER ）串行32位数据总线为2或
4 （可选）嵌入式时钟的LVDS串行通道的
数据净荷速率高达2.72 Gbps的多线如CATX ，
或背板的FR-4的痕迹。同伴DS92LV3242
（ DES ）的反序列化2或4路LVDS串行数据通道，去
偏斜通道到通道的延迟变化，并转换
LVDS数据流返回到一个32位的LVCMOS并行数据
总线。
片内数据随机化/加扰和直流平衡恩
编码和可选择的串行化器预加重确保RO-
胸围，低EMI传输时间越长，损耗电缆和
背板。解串器自动锁定传入
无需外部参考时钟或特殊同步巳数据
燕鸥，提供了一个简单的“即插即锁”操作。
通过嵌入时钟的数据有效载荷，并且包括
信号调节功能，所述信道链路II的SerDes DE-
恶习减少跟踪计数，消除歪斜问题，简化了
设计努力和下部电缆/连接器的成本用于多种
的视频，控制和成像应用。内置的AT-Ⅲ
速度的BIST功能验证链路完整性并且可以使用
系统诊断。
—
双轨模式（ 20 50兆赫）
—
四车道模式（ 40至85兆赫）
简化的时钟架构
—
没有独立的串行时钟线
—
没有参考时钟
—
接收器锁随机数据
片内信号调理的稳健系列
连接
—
发送预加重
—
数据随机化
—
直流平衡编码
—
接收通道偏移校正
—
支持高达10米的CAT - 5在2.7 Gbps的
集成的LVDS端接
内置的AT -SPEED的BIST端至端系统测试
用于隔离和故障保护交流耦合的互连
> 4KV HBM ESD保护
节省空间的64引脚TQFP封装
整个工业温度范围： -40 °C至+ 85°C
■
■
■
■
■
■
■
■
特点
■
宽工作范围嵌入式时钟SER / DES
—
多达32位并行LVCMOS数据
—
20到85 MHz的并行时钟
—
高达2.72 Gbps的应用程序数据paylod
■
可选的串行LVDS总线宽度
应用
■
■
■
■
工业成像（机器视觉）和控制
安全&监控摄像机和基础设施
医学影像
每像素高达30位， VGA高清视频传输和
显示
TRI- STATE是美国国家半导体公司的注册商标。
2009美国国家半导体公司
301036
www.national.com
DS92LV3241/DS92LV3242
DS92LV3241引脚图
30103630
图3. DS92LV3241引脚diagramstyle中俯视图
5
www.national.com
DS92LV3241 ， DS92LV3242
www.ti.com
SNLS314D - 2009年9月 - 修订2013年4月
DS92LV3241 / DS92LV3242 20-85 MHz的32位通道链接II串行器/解串器
检查样品：
DS92LV3241 ， DS92LV3242
1
特点
宽工作范围嵌入式时钟
SER / DES
- 最多32位并行LVCMOS数据
- 20至85兆赫的并行时钟
- 高达2.72 Gbps的应用数据Paylod
可选的串行LVDS总线宽度
- 双轨模式（ 20 50兆赫）
- 四巷模式（ 40 85兆赫）
简化的时钟架构
- 没有独立的串行时钟线
- 无参考时钟
- 接收机锁定为随机数据
片内信号调理的稳健系列
连接
- 发送预加重
- 数据随机化
- 直流平衡编码
- 接收通道纠偏
- 支持多达10米的CAT - 5在2.7 Gbps的
集成的LVDS端接
内置全速BIST的端至端
系统测试
交流耦合的互连和隔离
故障保护
> 4KV HBM ESD保护
节省空间的64引脚TQFP封装
整个工业温度范围： -40°至
+85°C
应用
工业成像（机器视觉）和
控制
安全&监控摄像机
基础设施
医学影像
每像素高达30位， VGA高清视频
运输及显示器
2
描述
该DS92LV3241 （ SER），串行32位数据总线
进入2或4 （可选）嵌入式时钟的LVDS串行
渠道的有效载荷数据速率高达2.72 Gbps的
在电缆如CATX ，或背板FR- 4
痕迹。同伴DS92LV3242 （ DES ）
反序列化2个或4路LVDS串行数据通道，
解偏斜通道与通道之间的延迟变化和
的LVDS数据流转换回32位
LVCMOS并行数据总线。
片内数据随机化/加扰和DC
平衡编码和可选的串行预
强调确保一个强大的，低EMI传输
时间越长，损耗电缆和背板。该
解串器自动锁定至输入数据
无需外部参考时钟或特殊同步
模式，提供了一个简单的“即插即锁”操作。
通过嵌入时钟的数据有效载荷和
包括信号调节功能，所述信道 -
链接II SerDes器件降低跟踪计数，消除
歪斜问题，简化了设计难度，降低
电缆/连接器的成本用于多种视频，
控制和成像应用。内置的AT-Ⅲ
高速BIST功能验证链路的完整性和可
用于系统诊断。
1
2
请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用
德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。
所有商标均为其各自所有者的财产。
版权所有 2009-2013 ，德州仪器
PRODUCTION数据信息为出版日期。
产品符合占德州条款规范
仪器标准保修。生产加工过程中不
不一定包括所有参数进行测试。
DS92LV3241 ， DS92LV3242
SNLS314D - 2009年9月 - 修订2013年4月
www.ti.com
框图
TXCLKIN
PLL
高速串行数据
100 ：差分对
RxIN0+
解码，对齐
RxOUT0
CDR / PLL
RxCLKOUT
TxIN0
LVCMOS
TxOUT0+
TxOUT0 -
TxOUT1+
TxOUT1 -
TxOUT2+
TxOUT2 -
TxOUT3+
直流平衡编码器
RXIN0 -
RXIN1 +
串行到并行
并行到串行
LVCMOS
电缆纠偏
TxIN15
TxIN16
RxOUT15
RxOUT16
RXIN1 -
RxIN2+
TxIN31
RxOUT31
RXIN2 -
RXIN3 +
BIST
RXIN3 -
任
R_FB
PDB
控制
LOCK
PDB
R_FB
BISTEn
模式
VSEL
PRE
BIST
TxOUT3 -
控制
预-EMP
TX - 串行器
RX - 解串器
模式图
DS92LV3241
DS92LV3242
RT = 100：
TxOUT0P
RxIN0P
D
RT = 100：
R
TxOUT0N
RxIN0N
TxOUT1P
RxIN1P
D
RT = 100：
RT = 100：
R
TxOUT1N
RxIN1N
四
四
RT = 100：
RT = 100：
TXIN
32
32
RXOUT
（ LVCMOS输出）
（ LVCMOS输入）
D
R
MODE = L
（双模式）
D
TXCLKIN
（ 20兆赫至50兆赫）
RT = 100：
RT = 100：
R
RxCLKOUT
（ 20兆赫至50兆赫）
TX - 串行器
RX - 解串器
图1. “双模式
2
提交文档反馈
版权所有 2009-2013 ，德州仪器
产品文件夹链接：
DS92LV3241 DS92LV3242
DS92LV3241 ， DS92LV3242
www.ti.com
SNLS314D - 2009年9月 - 修订2013年4月
DS92LV3241
DS92LV3242
RT = 100：
TxOUT0P
RxIN0P
D
RT = 100：
R
TxOUT0N
RxIN0N
TxOUT1P
RxIN1P
D
RT = 100：
RT = 100：
R
TxOUT1N
RxIN1N
四
四
RT = 100：
RT = 100：
TXIN
32
32
RXOUT
（ LVCMOS输出）
（ LVCMOS输入）
TxOUT2P
RxIN2P
D
R
TxOUT2N
RxIN2N
MODE = H
（四模式）
D
TXCLKIN
（ 40兆赫到85兆赫）
TxOUT3P
RxIN3P
RT = 100：
RT = 100：
R
RxCLKOUT
（ 40兆赫到85兆赫）
TxOUT3N
RxIN3N
TX - 串行器
RX - 解串器
图2.四模式
DS92LV3241引脚图
TxIN13
TxIN12
TxIN11
TxIN10
TxIN9
TxIN8
TxIN7
TxIN6
TxIN5
TxIN4
TxIN3
TxIN2
TxIN1
34
TxIN0
33
32
31
30
29
28
27
VDD
VSS
36
48
47
46
45
44
43
42
41
40
39
38
37
35
IOVDD
IOVSS
TxIN14
TxIN15
VDDPLL
VSSPLL
VSSPLL
VDDPLL
TxIN16
TxIN17
TxIN18
TxIN19
TxIN20
TxIN21
TxIN22
TxIN23
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
10
11
12
13
14
15
16
1
2
3
4
5
6
7
8
9
VDD
VSS
TxOUT0+
TxOUT0-
TxOUT1+
TxOUT1-
VDDA
VSSA
TxOUT2+
TxOUT2-
TxOUT3+
TxOUT3-
VSEL
PRE
VDD
VSS
DS92LV3241
26
25
24
23
22
21
20
19
18
17
TXCLKIN
TxIN24
TxIN25
TxIN26
TxIN27
TxIN28
TxIN29
TxIN30
TxIN31
BISTEn
图3. DS92LV3241引脚diagramstyle中俯视图
64引脚TQFP （ PAG包）
版权所有 2009-2013 ，德州仪器
模式
RSVD
R_FB
VDD
PDB
VSS
提交文档反馈
3
产品文件夹链接：
DS92LV3241 DS92LV3242
DS92LV3241 ， DS92LV3242
SNLS314D - 2009年9月 - 修订2013年4月
www.ti.com
DS92LV3241串行引脚说明
针＃
10–8,
5–1,
64–57,
52–51,
48–44.
41–33
11
12
引脚名称
口TxIN [ 31:29 ]
口TxIN [ 28:24 ]
口TxIN [23:16 ]
口TxIN [ 15:14 ]
口TxIN [13 ： 9]
口TxIN [ 8：0]
TXCLKIN
PDB
I / O类型
我， LVCMOS
描述
串行并行接口数据输入引脚。
LVCMOS并行接口引脚
我， LVCMOS
我， LVCMOS
串行并行接口的时钟输入引脚。频闪边缘由R_FB配置引脚设置。
串行器掉电酒吧（低电平有效）
PDB = L ;设备停用，差分串行输出放入TRI- STATE待机模式下，
PLL被关闭
PDB = H;设备启用
双核或四模式选择（主动H ）
MODE = L （默认） ;双模式，
MODE = H;四模式
预加重电平选择引脚
PRE = （ RPRE > 12KΩ ） ;的imax = [（ 1.2 / R ）× 20× 2]， Rmin的= 12KΩ 。
PRE = H或浮动;预加重被禁用。
上升/下降栏时钟边沿选择
R_FB = H;上升沿，
R_FB = L ;下降沿
VOD （差分输出电压） Llevel选择
VSEL = L ;低摆幅，
VSEL = H;高摆幅
BIST启用
BISTEN = L ; BIST OFF时， （默认值） ，在正常的操作模式。
BISTEN = H; BIST使能（高电平有效）
保留 - 必须接低电平
串行LVDS非反相输出（ + ）
串行LVDS输出反相（ - ）
控制和配置引脚
15
模式
我， LVCMOS
19
PRE
我， LVCMOS
14
R_FB
我， LVCMOS
20
VSEL
我， LVCMOS
13
BISTEn
我， LVCMOS
16
22, 24,
28, 30
21, 23,
27, 29
RSVD
TXOUT [3：0 ] +。
TXOUT [3： 0] -
我， LVCMOS
O， LVDS
O， LVDS
LVDS串行接口引脚
电源/接地引脚
7 ， 18 ， 32 ， VDD
42
6 ， 17 ， 31 ， VSS
43
53, 56
54, 55
26
25
49
VDDPLL
VSSPLL
VDDA
VSSA
IOVDD
VDD
GND
VDD
GND
VDD
GND
VDD
数字电源电压， 3.3V
数字地
模拟电源电压， PLL电源， 3.3V
模拟地，地面PLL
模拟电源供电
模拟地
数字IO电源电压
连接到1.8V （典型值）为1.8V LVCMOS接口
连接到3.3V （典型值）为3.3V LVCMOS接口
数字IO地
50
IOVSS
GND
4
提交文档反馈
版权所有 2009-2013 ，德州仪器
产品文件夹链接：
DS92LV3241 DS92LV3242
DS92LV3241 ， DS92LV3242
www.ti.com
SNLS314D - 2009年9月 - 修订2013年4月
DS92LV3242引脚图
顶视图
RxOUT10
34
RSVD
RxOUT11
33
32
31
30
29
28
27
VDDPLL
VSSPLL
RxOUT0
RxOUT1
RxOUT2
RxOUT3
RxOUT4
RxOUT5
RxOUT6
RxOUT7
RxOUT8
36
RxOUT9
35
R_FB
48
47
46
45
44
43
42
41
40
39
38
37
PDB
任
RxIN0+
RxIN0-
RxIN1+
RxIN1-
VDDA
VSSA
RxIN2+
RxIN2-
RxIN3+
RxIN3-
VDD
VSS
VSSPLL
VDDPLL
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
10
11
12
13
14
15
16
1
2
3
4
5
6
7
8
9
RxOUT12
RxOUT13
RxOUT14
RxOUT15
RxOUT16
VSS
VDD
RxOUT17
RxOUT18
RxOUT19
RxOUT20
RxOUT21
RxOUT22
RxOUT23
VSS
VDD
DS92LV3242
26
25
24
23
22
21
20
19
18
17
RxCLKOUT
VSSPLL
LOCK
VDD
RxOUT31
图4. DS92LV3242引脚图
64引脚TQFP （ PAG包）
RxOUT30
RxOUT24
VDDPLL
RxOUT29
RxOUT28
RxOUT27
RxOUT26
RxOUT25
版权所有 2009-2013 ，德州仪器
提交文档反馈
VDD
VSS
VSS
5
产品文件夹链接：
DS92LV3241 DS92LV3242
QQ：2881677436 复制
