DS92LV3221 / DS92LV3222 20-50 MHz的32位通道链接II串行器/解串器
2010年1月19日
DS92LV3221/DS92LV3222
20-50 MHz的32位通道链接II串行器/解串器
概述
该DS92LV3221 （ SER ）串行32位数据总线为2
嵌入式时钟的LVDS串行通道的有效载荷数据速率
高达1.6 Gbps的电缆上，如CATX ，或背板FR- 4
痕迹。同伴DS92LV3222 （ DES ）的反序列化
2 LVDS串行数据信道，解偏斜通道至通道
延迟变化和LVDS数据流转换回
一个32位的LVCMOS并行数据总线。
片内数据随机化/加扰和直流平衡恩
编码和可选择的串行化器预加重确保RO-
胸围，低EMI传输时间越长，损耗电缆和
背板。解串器自动锁定传入
无需外部参考时钟或特殊同步巳数据
燕鸥，提供了一个简单的“即插即锁”操作。
通过嵌入时钟的数据有效载荷，并且包括
信号调节功能，所述信道链路II的SerDes DE-
恶习减少跟踪计数，消除歪斜问题，简化了
设计努力和下部电缆/连接器的成本用于多种
的视频，控制和成像应用。内置的AT-Ⅲ
速度的BIST功能验证链路完整性并且可以使用
系统诊断。
特点
■
宽工作范围嵌入式时钟SER / DES
—
多达32位并行LVCMOS数据
—
20到50 MHz的并行时钟
—
高达1.6 Gbps的应用程序数据paylod
简化的时钟架构
—
没有独立的串行时钟线
—
没有参考时钟
—
接收器锁随机数据
片内信号调理的稳健系列
连接
—
发送预加重
—
数据随机化
—
直流平衡编码
—
接收通道偏移校正
—
支持高达10米的CAT - 5在1.6Gbps
集成的LVDS端接
内置的AT -SPEED的BIST端至端系统测试
用于隔离和故障保护交流耦合的互连
> 4KV HBM ESD保护
节省空间的64引脚TQFP封装
整个工业温度范围： -40 °C至+ 85°C
■
■
■
■
■
■
■
■
应用
■
工业成像（机器视觉）和控制
■
安全&监控摄像机和基础设施
■
医学影像
框图
30105727
TRI- STATE是美国国家半导体公司的注册商标。
2010美国国家半导体公司
301057
www.national.com
DS92LV3221/DS92LV3222
DS92LV3221引脚图
30105730
图1. DS92LV3221引脚diagramstyle中俯视图
www.national.com
2
DS92LV3221/DS92LV3222
DS92LV3221串行引脚说明
针＃
10–8,
5–1,
64–57,
52–51,
48–44.
41–33
11
12
引脚名称
口TxIN [ 31:29 ]
口TxIN [ 28:24 ]
口TxIN [23:16 ]
口TxIN [ 15:14 ]
口TxIN [13 ： 9]
口TxIN [ 8：0]
TXCLKIN
PDB
I / O类型
我， LVCMOS
描述
串行并行接口数据输入引脚。
LVCMOS并行接口引脚
我， LVCMOS
我， LVCMOS
串行并行接口的时钟输入引脚。频闪边缘由R_FB配置引脚设置。
串行器掉电酒吧（低电平有效）
PDB = L ;设备停用，差分串行输出放入TRI- STATE待机模式，
PLL被关闭
PDB = H;设备启用
预加重电平选择引脚
PRE = （ RPRE > 12KΩ ） ;的imax = [（ 1.2 / R ）× 20× 2]， Rmin的= 12KΩ 。
PRE = H或浮动;预加重被禁用。
上升/下降栏时钟边沿选择
R_FB = H;上升沿，
R_FB = L ;下降沿
VOD （差分输出电压） Llevel选择
VSEL = L ;低摆幅，
VSEL = H;高摆幅
BIST启用
BISTEN = L ; BIST OFF时， （默认值） ，在正常的操作模式。
BISTEN = H; BIST使能（高电平有效）
保留 - 必须接低电平
不要连接，离开浮针
控制和配置引脚
19
PRE
我， LVCMOS
14
R_FB
我， LVCMOS
20
VSEL
我， LVCMOS
13
BISTEn
我， LVCMOS
15, 16
21, 22,
23, 24
28, 30
27, 29
7, 18,
32, 42
6, 17,
31, 43
53, 56
54, 55
26
25
49
50
RSVD
NC
我， LVCMOS
LVDS串行接口引脚
TXOUT [ 1 ： 0 ] + O， LVDS
TXOUT [1： 0] -
VDD
VSS
VDDPLL
VSSPLL
VDDA
VSSA
IOVDD
IOVSS
O， LVDS
VDD
GND
VDD
GND
VDD
GND
VDD
GND
串行LVDS非反相输出（ + ）
串行LVDS输出反相（ - ）
数字电源电压， 3.3V
数字地
模拟电源电压， PLL电源， 3.3V
模拟地，地面PLL
模拟电源供电
模拟地
数字IO电源电压连接到1.8V （典型值）为1.8V LVCMOS接口连接到3.3V （典型值）
对于3.3V LVCMOS接口
数字IO地
电源/接地引脚
3
www.national.com
DS92LV3221/DS92LV3222
DS92LV3222解串器引脚说明
针＃
5–7,
10–14,
19–25,
28–32,
33–39,
42–46
4
3
引脚名称
RXOUT [ 31:29 ]
RXOUT [ 28:24 ]
RXOUT [ 23:17 ]
RXOUT [ 16:12 ]
RXOUT [11： 5]
RXOUT [4 ：0]的
RxCLKOUT
LOCK
I / O类型
O， LVCMOS
描述
解串并行接口数据输出引脚。
LVCMOS并行接口引脚
O， LVCMOS
O， LVCMOS
解串器恢复时钟输出。从嵌入式并行数据速率时钟恢复
时钟。
LOCK指示接收器PLL锁定= L的状态;解串器CDR / PLL没有锁定，
RXOUT [ 31 ： 0]和RCLK为三STATED
LOCK = H;解串器CDR / PLL锁定
上升/下降栏时钟边沿选择
R_FB = H; RXOUT时钟上升沿
R_FB = L ; RXOUT时钟下降沿
解串器启用， DES的输出使能控制输入（高电平有效）
REN = 1;残疾人， RXOUT [ 31 ： 0]和RxCLKOUT三态， PLL仍可运行
REN = H;使能（高电平有效）
掉电栏，控制输入信号（低电平有效）
PDB = L ;残疾人， RXOUT [ 31 ： 0 ] ， RCLK ，并锁定为三态在待机模式下，
PLL被关闭
PDB = H;已启用
保留 - 必须接低电平
不要连接，离开浮针
控制和配置引脚
48
R_FB
我， LVCMOS
50
任
我， LVCMOS
49
PDB
我， LVCMOS
47
57, 58,
59, 60
51, 53
52, 54
9, 16,
17, 26,
61
8, 15,
18, 27,
62
55
56
RSVD
NC
我， LVCMOS
LVDS串行接口引脚
RXIN [0：1 ] +。
RXIN [0： 1] -
VDD
我， LVDS
我， LVDS
VDD
解串器LVDS非反相输入（ + ）
解串器LVDS输入反相（ - ）
数字电源电压， 3.3V
电源/接地引脚
VSS
GND
数字地
VDDA
VSSA
VDD
GND
VDD
GND
LVDS模拟电源电压，电源， 3.3V
模拟地面LVDS
模拟电源电压PLL VCO电源， 3.3V
模拟地， PLL VCO地面
1 ，40， 64 VDDPLL
2 ， 41 ， 63 VSSPLL
5
www.national.com
QQ：2880707522 复制
