DS92LV16
www.ti.com
SNLS138H - 2001年1月 - 修订2013年4月
DS92LV16 16位总线LVDS串行器/解串器 - 25 - 80 MHz的
检查样品：
DS92LV16
1
特点
25-80 MHz的16 ： 1/1 ： 16串行器/解串器
（ 2.56Gbps全双工吞吐量）
独立的发射器和接收器
操作使用独立的时钟，使能，电
唐氏销
热插拔保护（通电高
阻抗）和同步（接收器
锁随机数据）
宽+/- 5 ％的参考时钟频率
耐受性，便于系统设计中的应用
本地产生的时钟
行和本地环回模式
强大的跨BLVDS串行传输
背板和电缆的低EMI
无需外部编码要求
内部PLL ，无需外部PLL元件
需要
+ 3.3V单电源供电
低功耗： 104毫安（典型值）变送器， 119毫安
（典型值）接收器在80MHz
± 100mV的接收器输入阈值
锁定检测和报告引脚损失
产业
40
至+ 85°C温度范围
>2.5kV HBM ESD
结构紧凑，标准的80引脚LQFP封装
描述
该DS92LV16串行器/解串器（ SERDES ）对
透明转换的16位并行总线成
具有嵌入式时钟BLVDS串行数据流
信息。这种单一的串行数据流简化
传送16位，以下公交车在PCB走线和
电缆通过消除之间的时滞的问题
并行数据和时钟路径。它节省了系统成本
缩小数据路径，这反过来减少PCB层数，
电缆的宽度，并且连接器的尺寸和引脚。
此SERDES对包括内置的系统和
设备测试能力。该线路环回和地方
环回功能提供了以下功能：
本地环回使用户能够检查
所述收发器从本地并行总线完整性
另一侧，该系统可检查的完整性
数据传输线通过使线路环回。
该DS92LV16采用BLVDS信号的
高速I / O 。 BLVDS提供了一个低功耗和低
用于可靠地传送数据的过度的噪声环境
串行传输路径。相等，方向相反
通过上述差分数据路径控制EMI电流
通过偶合得到的边缘场在一起。
2
框图
图1. DS92LV16
1
2
请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用
德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。
所有商标均为其各自所有者的财产。
版权所有 2001至2013年，德州仪器
PRODUCTION数据信息为出版日期。
产品符合占德州条款规范
仪器标准保修。生产加工过程中不
不一定包括所有参数进行测试。
DS92LV16
SNLS138H - 2001年1月 - 修订2013年4月
www.ti.com
这些器件具有有限的内置ESD保护。引线应短接在一起或设备放置在导电泡棉
储存或搬运过程中，以防止对静电损坏MOS大门。
绝对最大额定值
(1) (2)
电源电压（V
CC
)
LVCMOS / LVTTL输入电压
LVCMOS / LVTTL输出电压
总线LVDS接收器输入电压
总线LVDS驱动器输出电压
总线LVDS输出短路持续时间
结温
储存温度
引线温度（焊接， 4秒）
最大封装功耗容量
套餐降额：
LQFP
θ
JA
θ
JC
ESD额定值（ HBM ）
(1)
(2)
0.3V
为+ 4V
0.3V
到（Ⅴ
CC
+0.3V)
0.3V
到（Ⅴ
CC
+0.3V)
0.3V
至+ 3.9V
0.3V
至+ 3.9V
10ms
+150°C
65°C
至+ 150°C
+260°C
23.2毫瓦/ ° C以上
+25°C
43°C/W
11.1°C/W
>2.5kV
绝对最大额定值是那些价值超过该设备的安全性无法得到保证。它们不意味着暗示
该装置应在这些限制下工作。的表
电气特性
指定设备的运行条件。
如果是用于军事/航空专用设备，请向德州仪器销售办事处/经销商咨询具体可用性和
特定连接的阳离子。
推荐工作条件
民
电源电压（V
CC
)
经营自由空气温度（T
A
)
时钟速率
3.15
40
25
喃
3.3
+25
最大
3.45
+85
80
单位
V
°C
兆赫
2
提交文档反馈
产品文件夹链接：
DS92LV16
版权所有 2001至2013年，德州仪器
DS92LV16
www.ti.com
SNLS138H - 2001年1月 - 修订2013年4月
电气特性
在推荐，除非另有规定工作电源和温度范围内。
符号
V
IH
V
IL
V
CL
参数
高电平输入电压
低电平输入电压
输入钳位电压
I
CL
=
18
mA
TCLK_R /楼DEN ，
TCLK ， TPWDN ， DIN ，
SYNC ， RCLK_R /楼
任， REFCLK ，
PWRDN
10
2.3
R
OUT
， RCLK ， LOCK
GND
15
R
OUT
， RCLK ，
10
条件
引脚/频率。
民
2.0
GND
-0.7
±2
3.0
0.33
48
±0.4
典型值
最大
V
CC
0.8
1.5
+10
V
CC
0.5
85
+10
单位
V
V
V
μA
V
V
mA
μA
LVCMOS / LVTTL DC规格
I
IN
V
OH
V
OL
I
OS
I
OZ
输入电流
高电平输出电压
低电平输出电压
输出短路电流
三态输出电流
V
IN
= 0V或3.6V
I
OH
=
9
mA
I
OL
= 9毫安
VOUT = 0V
PWRDN或REN =
0.8V, V
OUT
= 0V或
VCC
VCM = + 1.1V
RI + ， RI-
V
IN
= +2.4V,
V
CC
= 3.6V或0V
V
IN
= 0V,
V
CC
= 3.6V或0V
总线LVDS DC规格
VTH
VtL作为
I
IN
差别阈限高
电压
差阈值低
电压
输入电流
+100
100
10
10
350
±5
±5
500
2
1.05
DO = 0V ， DIN = H，
TXPWDN和DEN =
2.4V
TXPWDN或书房=
0.8V ， DO = 0V或
VDD
VDD = 0V ， DO = 0V或
3.6V
C
L
= 15 pF的，R
L
= 100
Ω
C
L
= 15 pF的，R
L
= 100
Ω
F = 80 MHz时， PRBS15
图案
F = 80 MHz时，更糟糕
案例模式
（检查器板
模式）
DO + DO-
-35
-50
-70
mA
1.2
2.7
+10
+10
550
15
1.25
15
mV
mV
μA
μA
mV
mV
V
mV
V
OD
ΔV
OD
V
OS
ΔV
OS
I
OS
输出电压差
（DO +） - （ DO- ）
输出电压差
不平衡
失调电压
偏移电压不平衡
输出短路电流
RL = 100Ω ，
SEE
图18
I
OZ
三态输出电流
-10
-10
±1
±1
10
10
A
A
I
OX
关闭电源输出电流
SER / DES的电源电流（ DVDD ， PVDD和AVDD引脚）
I
CCT
总电源电流（包括
负载电流）
209
mA
225
320
mA
I
CCx中
电源电流掉电
PWRDN = 0.8V ，
REN = 0.8V
0.35
1.0
mA
版权所有 2001至2013年，德州仪器
提交文档反馈
产品文件夹链接：
DS92LV16
3
DS92LV16
SNLS138H - 2001年1月 - 修订2013年4月
www.ti.com
为TCLK串行时序要求
在推荐，除非另有规定工作电源和温度范围内。
符号
t
TCP
t
TCIH
t
TCIL
t
CLKT
t
JIT
参数
传输时钟周期
传输时钟高电平时间
发送时钟低电平时间
TCLK输入转换时间
TCLK输入抖动
条件
民
12.5
0.4T
0.4T
典型值
T
0.5T
0.5T
3
最大
40
0.6T
0.6T
6
80
单位
ns
ns
ns
ns
PS （ RMS）
串行开关特性
在推荐，除非另有规定工作电源和温度范围内。
符号
t
LLHT
t
LHLT
t
DIS
t
DIH
t
HZD
t
LZD
t
ZHD
t
零排放
t
SPW
t
PLD
t
SD
t
RJIT
t
DJIT
参数
总线LVDS低到高
转换时间
总线LVDS高到低
转换时间
DIN （ 0-15 ）安装程序TCLK
条件
R
L
= 100
SEE
图4
C
L
= 10pF的到GND
2.4
0
2.3
R
L
= 100
SEE
图8
(1)
C
L
= 10pF的到GND
1.9
1.0
1.0
R
L
= 100
SEE
图9
R
L
= 100
SEE
图10
35兆赫
80兆赫
5*t
TCP
510*t
TCP
t
TCP
+ 1.0
t
TCP
+ 2.0
10
-240
-75
140
100
10
10
10
10
6*t
TCP
513*t
TCP
t
TCP
+ 4.0
民
典型值
0.2
0.2
最大
0.4
0.4
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
PS （ RMS）
ps
ps
R
L
= 100
SEE
图7
从TCLK DIN （ 0-15 ）保持
C
L
= 10pF的到GND
DO ± HIGH到
TRI- STATE延迟
DO ±低到
TRI- STATE延迟
DO ± TRI- STATE到
高延迟
DO ± TRI- STATE到
低延迟
同步脉冲宽度
串行器PLL锁定时间
串行延迟
随机抖动
确定性抖动
SEE
图16
(1)
由于串行器的三态时，解串器将失去PLL锁定并具有数据传输之前重新同步。
对于REFCLK解串器时序要求
在推荐，除非另有规定工作电源和温度范围内。
符号
t
RFCP
t
RFDC
t
RFCP
/ t
TCP
t
RFTT
参数
REFCLK期
REFCLK占空比
REFCLK的比例TCLK
REFCLK过渡时间
条件
民
12.5
40
0.95
典型值
T
50
最大
40
60
1.05
6
ns
单位
ns
%
4
提交文档反馈
产品文件夹链接：
DS92LV16
版权所有 2001至2013年，德州仪器
DS92LV16
www.ti.com
SNLS138H - 2001年1月 - 修订2013年4月
解串器的开关特性
在推荐，除非另有规定工作电源和温度范围内。
符号
t
RCP
t
RDC
t
CLH
参数
接收器出时钟
期
RCLK占空比
CMOS / TTL
低到高
转换时间
CMOS / TTL
HIGH到LOW
转换时间
ROUT （ 0-9 ）设置
数据RCLK
ROUT （ 0-9 ）保持
数据RCLK
高TRI- STATE
延迟
低到TRI- STATE
延迟
TRI- STATE到高
延迟
TRI- STATE到低
延迟
解串器的延迟
解串器PLL
从锁定时间
PWRDWN （带
SYNCPAT ）
解串器PLL
从锁定时间
SYNCPAT
理想的解串器
噪声容限权
理想的解串器
噪声容限左
SEE
图17
(2)
SEE
图17
(2)
条件
t
RCP
= t
TCP
SEE
图10
引脚/频率。
RCLK
RCLK
民
12.5
45
典型值
最大
40
单位
ns
%
ns
50
2
55
4
t
CHL
CL = 15 pF的
SEE
图5
Rout(0-9),
LOCK ，
RCLK
0.35*t
RCP
SEE
图12
0.35*t
RCP
0.5*t
RCP
2.2
2.2
2.3
2.9
RCLK
35MHz
SEE
(1)
80兆赫
35MHz
80兆赫
35兆赫
80兆赫
35兆赫
80兆赫
630
230
1.75*t
RCP
+ 2 1.75*t
RCP
+ 5
3.7
1.9
1.5
0.9
10
10
10
10
1.75*t
RCP
+ 7
10
4
5
2
+630
+230
ns
ns
ns
ns
ns
ns
μs
μs
μs
μs
ps
ps
ps
ps
2
0.5*t
RCP
4
ns
ns
t
罗斯
t
ROH
t
HZR
t
LZR
t
ZHR
t
ZLR
t
DD
t
DSR1
SEE
图13
Rout(0-9),
LOCK
t
DSR2
t
RNMI -R
t
RNMI -L
(1)
(2)
同步模式是固定的图案与高后跟数据的低8位数据的8位。
tRNMI是衡量多少相位噪声（抖动）的解串器可在输入数据流中容忍发生比特错误之前。它
是在与理想的位的位置的参考测定，请参见铊的AN -1217 （ SNLA053 ）对于细节。
版权所有 2001至2013年，德州仪器
提交文档反馈
产品文件夹链接：
DS92LV16
5
QQ：2880707522 复制
