【DS92LV0421 / DS92LV04225 10 - 75 MHz信道链接II串行器/解串器L】,IC型号DS92LV0422SQ,DS92LV0422SQ PDF资料,DS92LV0422SQ经销商,ic,电子元器件-51电子网

DS92LV0421 / DS92LV04225 10 - 75 MHz信道链接II串行器/解串器LVDS并行

接口

初步

DS92LV0421 / DS92LV0422

2010年5月26日

10 - 75 MHz信道链接II串行器/解串器

LVDS并行接口

概述

该DS92LV0421 （串行）和DS92LV0422 （解串器）

芯片组转换一个频道链接LVDS视频接口（ 4

LVDS数据+ LVDS的时钟）为一个高速串行接口

面对过于单一CML对。

该DS92LV0421和DS92LV0422使应用程序

目前使用的流行通道链路或信道链接样式

设备能够无缝升级到嵌入式时钟接口

面对以降低互连成本和简化设计挑战。

并行LVDS接口也减少了FPGA I / O引脚，

电路板走线数量和减轻EMI的问题，相

传统的单端宽的总线接口。

可编程发送去加重，接收均衡，

片上加扰和DC平衡允许更长的显示

tance传输损耗电缆和背板。该

解串器自动锁定至输入的数据没有

外部参考时钟或特殊的同步模式，可提供

易“即插即走”的操作。

该DS92LV0421和DS92LV0422是可编程

虽然一个I2C接口，以及通过销。内置的AT-Ⅲ

速度的BIST功能验证链路完整性并且可以使用

系统诊断。

该DS92LV0421和DS92LV0422可用于跨

可转换与DS92LV2421或DS92LV2422 。这AL-

低点设计者能够灵活地连接到主机设备和

接收装置具有不同的接口类型， LVDS或LVC-

MOS 。

特点

■

5通道（ 4个数据+ 1个时钟）通道LVDS链路并行

■

接口支持24位数据10 3位控制 - 75 MHz的

AC耦合STP连接多达10米长

集成串行CML终止

全速BIST模式和状态引脚

可选的I2C兼容的串行控制总线

掉电模式下的功耗降至最低

1.8V或3.3V兼容控制引脚接口

>8 kV的ESD （ HBM ）保护

-40 °C至+ 85 °C温度范围

串行器 - DS92LV0421

■

数据扰频器，可降低EMI

■

交流耦合直流平衡编码器

■

可选的输出VOD和可调去加重

解串器 - DS92LV0422

■

随机数据锁定;没有参考时钟

■

可调输入接收器均衡

■

EMI最小化输出并行总线（扩频

时钟发生器和LVDS视频点播选择）

应用

■

嵌入式视频和显示

机器视觉，工业成像，医学成像

办公自动化系统 - 打印机，扫描仪，复印机

安全和视频监控

通用数据通信

应用图

30120927

TRI- STATE是美国国家半导体公司的注册商标。

2010美国国家半导体公司

301209

www.national.com

DS92LV0421 / DS92LV0422 10 - 75 MHz信道链接II串行器/解串器LVDS并行接口

方框图

30120928

30120972

订购信息

NSID

DS92LV0421SQE

DS92LV0421SQ

DS92LV0421SQX

DS92LV0422SQE

DS92LV0422SQ

DS92LV0422SQX

www.national.com

包装说明

36引脚的LLP ， 6.0× 6.0 ×0.8毫米，节距为0.5mm

48引脚的LLP ， 7.0× 7.0 ×0.8毫米，节距为0.5mm

QUANTITY

250

1000

2500

250

1000

2500

规格

NOPB

包ID

SQA36A

SQA48A

DS92LV0421 / DS92LV0422 10 - 75 MHz信道链接II串行器/解串器LVDS并行接口

DS92LV0421引脚图

30120919

DS92LV0421 - 顶视图

DS92LV0421引脚说明

引脚名称

RXIN [3：0 ] +。

RXIN [3： 0] -

RxCLKIN +

RxCLKIN-

针＃

2, 33, 31, 29

1, 34, 32, 30,

I / O类型

我， LVDS

描述

真正的LVDS数据输入

这对应该有一个100

终止标准LVDS电平。

反相LVDS数据输入

这对应该有一个100

终止标准LVDS电平。

真LVDS时钟输入

这对应该有一个100

终止标准LVDS电平。

反相LVDS时钟输入

这对应该有一个100

终止标准LVDS电平。

信道链路并行输入接口

控制和配置

PDB

我， LVCMOS掉电模式输入

W /下拉PDB = 1 ，设备启用（正常工作）。

请参考应用信息部分“户户通电要求和PDB针” 。

PDB = 0 ，设备断电

当器件处于掉电状态时，驱动器输出（ DOUT +/- ）都是逻辑

高， PLL处于停机状态， IDD最小化。控制寄存器进行

复位。

www.national.com

DS92LV0421 / DS92LV0422 10 - 75 MHz信道链接II串行器/解串器LVDS并行接口

引脚名称

VODSEL

针＃

I / O类型

描述

我， LVCMOS差分驱动器输出电压选择 - 引脚或寄存器控制

W /下拉VODSEL = 1 ， LVDS视频点播为± 450 mV时， 900 MVP -P （典型值） - 长电缆/德-E的应用

VODSEL = 0 ， LVDS视频点播为± 300 mV时， 600 MVP -P （典型值）

I，模拟

W /拉

去加重控制 - 引脚或寄存器控制

德EMPH =开（浮） - 禁用

为了使去加重，通过寄存器从这个引脚配合的电阻到GND或控制。

SEE

表4

DE- EMPH

MAPSEL

我， LVCMOS通道链接地图选择 - 引脚或寄存器控制

W /下拉MAPSEL = 1 ， MSB上RxIN3 +/- 。

图22

MAPSEL = 0 ， LSB在RxIN3 +/- 。

图21

我， LVCMOS操作模式 - 引脚或有限公司注册控制

瓦特/下拉确定设备的操作模式和接口装置。

表1

CONFIG [ 1 ： 0 ] = 00 ：接口来DS92LV2422和DS92LV0422 ，控制信号滤波器

残

CONFIG [ 1 ： 0 ] = 01 ：接口来DS92LV2422和DS92LV0422 ，控制信号滤波器

启用

CONFIG [1：0 ] = 10 ：接口至DS90UR124 ， DS99R124

CONFIG [1： 0] = 11：接口至DS90C124

I，模拟

我， LVCMOS

串行控制总线的设备ID地址选择 - 可选

接地电阻和10 kΩ的上拉至1.8V的电源轨。看

表10 。

串行控制总线时钟输入 - 可选

SCL需要一个外部上拉电阻到V

DDIO

CONFIG

[1:0]

10, 9

ID [ X]

SCL

SDA

BISTEn

I / O ， LVCMOS串行控制总线数据输入/输出 - 可选

漏极开路SDA需要一个外部上拉电阻V

DDIO

我， LVCMOS BIST模式 - 可选

瓦特/下拉BISTEN = 1， BIST使能

BISTEN = 0 ， BIST被禁用

我， LVCMOS

- 配合低

瓦特/下拉

O， CML

真正的输出。

输出必须交流耦合0.1

μF

电容。

反相输出。

输出必须交流耦合0.1

μF

电容。

逻辑电源， 1.8 V± 5 ％

PLL电源， 1.8 V± 5 ％

TX高速逻辑电源， 1.8 V± 5 ％

输出驱动器电源， 1.8 V± 5 ％

RX功率， 1.8 V± 5 ％

LVCMOS I / O功率和信道连接的I / O电源

1.8 V± 5％或3.3 V± 10 ％

DAP是大的金属接触的底侧上，位于该事务所的中心

封装。

连接到接地平面

（GND）的具有至少9的通孔。

RES [7 ：0]的

25, 3, 36, 27,

18, 13, 12, 8

频道链接II串行接口

DOUT +

DOUT-

电源和接地

VDDL

VDDP

VDDHS

VDDTX

VDDRX

VDDIO

GND

DAP

动力

地

注： 1 = HIGH ， 0 L =低

在VDD （V

DDN

和V

DDIO

）供应坡道应大于1.5毫秒单调上升较快。如果再慢1.5毫秒，然后电容器

在需要的PDB引脚，以确保PDB到达后，所有的VDD纷纷落户到推荐的工作电压。

www.national.com

DS92LV0421 / DS92LV0422 10 - 75 MHz信道链接II串行器/解串器LVDS并行接口

DS92LV0422引脚图

30120971

DS92LV0422 - 顶视图

DS92LV0422引脚说明

引脚名称

RIN ++

RIN-

针＃

I / O类型

一，慢性粒细胞白血病

描述

真正的输入。

输出必须交流耦合0.1

μF

电容。

反相输入端。

输出必须交流耦合0.1

μF

电容。

真正的LVDS数据输出

这对应该有一个100

终止标准LVDS电平。

反相LVDS数据输出

这对应该有一个100

终止标准LVDS电平。

真正的LVDS时钟输出

这对应该有一个100

终止标准LVDS电平。

反相LVDS时钟输出

这对应该有一个100

终止标准LVDS电平。

频道链接II串行接口

信道链路的并行输出接口

RXIN [ 3 ： 0 ] + 15 ， 19 ， 21 ， 23

RXIN [3： 0] -

RxCLKIN +

RxCLKIN-

16, 20, 22, 24

O， LVDS