DS92001 3.3V B / LVDS ， BLVDS缓冲区
2006年9月
DS92001
3.3V B / LVDS ， BLVDS缓冲区
概述
该DS92001 B / LVDS ， BLVDS缓冲区需要输入BLVDS
信号，并提供一个BLVDS输出信号。在许多大
系统中，信号被分布在整个背板，和一个
限制因素进行系统的速度是"stub length"或
所述传输线和untermi-之间的距离
经过NAT接收个人卡。尽管它通常是
认识到这个距离应该尽可能地短
最大限度地提高系统性能，真实世界的包装CON-
cerns经常使它难以使短截线尽可能短的
设计师希望。
该DS92001具有多点优化的边缘过渡
背板，其中，开关频率是在200兆赫
的范围内或更小。输出边沿速率是在一些系临界
统，其中长存根可以存在，并利用一个慢
过渡允许更长的短线长度。
该DS92001 ，可在LLP （无引线引线框架
封装）封装，将允许接收器输入被放置
非常接近的主传输线，从而提高了
系统的性能。
宽输入动态范围允许DS92001接收
从LVPECL的差分信号以及LVDS源。
这将允许该设备还补的作用LVPECL-
BLVDS翻译。
在LOS引脚检测在非驱动B / LVDS总线状态
输入，并提供一个低电平有效输出。在LOS引脚可以
被连接到器件的输出使能引脚（EN ）来生成一个
三态输出状态，当输入未驱动的。该
LOS引脚还可以在本地使用，通知系统
总线状态。
特点
n
n
n
n
n
n
n
n
n
n
n
单+3.3 V电源
B / LVDS接收器输入接受LVPECL信号
三态输出
信号（LOS ）引脚的损耗检测非驱动总线
接收器输入阈值
＆ LT ;
±
100毫伏
1.4 ns的快速传播延迟（典型值）
低抖动的400 Mbps的全差分数据路径
兼容BLVDS 10位串行解串器（ 40MHz的）
兼容ANSI / TIA / EIA- 644 -A标准的LVDS
采用SOIC和节省空间的LLP封装
工业温度范围
接线图和方框图
SOIC - 顶视图
20024702
20024705
功能操作
BLVDS输入
[IN + ] - [ IN- ]
VID
≥
0.1V
VID
≤
0.1V
全故障安全
OPEN / SHORTor终止
BLVDS输出
OUT +
H
L
H
OUT-
L
H
L
律师事务所 - 顶视图
订购信息
20024743
订单号
DS92001TMA
DS92001TLD
NS PKG 。号
M08A
LDA08A
PKG 。 TYPE
SOIC
律师事务所
2006美国国家半导体公司
DS200247
www.national.com
DS92001
绝对最大额定值
（注1 ）
如果是用于军事/航空航天特定网络版设备是必需的，
请向美国国家半导体销售办事处/
经销商咨询具体可用性和规格。
电源电压（V
CC
)
LVCMOS / LVTTL输入电压
（ EN ）
LVCMOS / LVTTL输出电压
（LOS）
B / LVDS接收器输入电压
（IN + ， IN- ）
BLVDS驱动器输出电压
（ OUT + ， OUT- ）
BLVDS输出短路
当前
结温
存储温度范围
铅温度范围
焊接（ 4秒）
+260C
-0.3V至+ 4V
-0.3V到（V
CC
+ 0.3V)
-0.3V到（V
CC
+ 0.3V)
在25°C时的最大封装功耗
男包
减免男包
LDA套餐
减免LDA套餐
ESD额定值
（ HBM ， 1.5kΩ上，100pF电容）
（ EIAJ ， 0Ω ， 200pF的）
-0.3V至+ 4V
-0.3V至+ 4V
连续
+150C
-65 ° C至+ 150°C
≥2.5kV
≥250V
726毫瓦
5.8毫瓦/ C以上+ 25℃
2.44 W
19.49毫瓦/ C以上
+25C
推荐工作
条件
民
电源电压（V
CC
)
接收器差分输入
电压（V
ID
）随着
V
CM
=1.2V
经营自由的空气
温度
B / LVDS输入上升/下降
20 ％至80％
3.0
0.1
典型值
3.3
最大
3.6
2.4
单位
V
|V|
40
+25
2
+85
20
C
ns
电气特性
在推荐，除非另有规定工作电源和温度范围内。 （注2,3）
符号
V
IH
V
IL
I
IH
I
IL
V
CL
V
OH
V
OL
I
OSHLOS
参数
高电平输入电压
低电平输入电压
高电平输入电流
低电平输入电流
输入钳位电压
输出高电压
输出低电压
（注5 ）
输出短路电流
（高输出）（注4 ）
差分输出电压
（注2 ）
变化的V震级
OD
免费为输出
国
失调电压
变化的V震级
OS
免费为输出
国
输出三态电流
关机漏电流
V
IN
= V
CC
或2.0V
V
IN
= GND或0.8V
I
CL
= -18毫安
I
OH
= -4mA ，V
ID
≥
| 200mV的| ，V
CM
= 1.2V
I
OL
= 4毫安，V
ID
= 0V, V
CM
= 1.2V
V
OUT
= 0V ， 200mV的
≤
V
ID
≤
2V, V
CM
= 1.5V
V
CC
0.4V
10
条件
民
2.0
GND
+7
典型值
最大
V
CC
0.8
+20
+10
1.5
V
CC
0.4
60
单位
V
V
A
A
V
V
V
mA
LVCMOS / LVTTL DC规格（ EN ）
±
1
0.6
3.1
0.15
35
LVCMOS / LVTTL DC规格（ LOS ）
BLVDS输出DC规格（ OUT ）
|V
OD
|
V
OD
R
L
= 27
R
L
= 50
RL = 27Ω或50Ω
图1 ，图2中
20
R
L
= 27Ω或R
L
= 50
图1
2
EN = 0V ，V
OUT
= V
CC
或GND
V
CC
= 0V或开路，V
OUT
= 3.6V
20
20
20
+20
+20
mV
A
A
1.1
1.25
1.375
mV
V
250
350
350
450
500
600
mV
mV
V
OS
V
OS
I
OZ
I
关闭
±
5
±
5
www.national.com
2
DS92001
电气特性
符号
I
OS1
参数
输出短路电流
（注4 ）
（续）
在推荐，除非另有规定工作电源和温度范围内。 （注2,3）
条件
EN = V
CC
, V
CM
= 1.2V,V
ID
= 200mV的，V
OUT +
= 0V,
or
V
ID
= -200mV ，V
CM
= 1.2V, V
OUT-
= 0V
V
ID
= -200mV ，V
CM
= 1.2V, V
OUT +
= V
CC
或
V
ID
= 200mV的，V
CM
=1.2V, V
OUT-
= V
CC
民
典型值
最大
单位
BLVDS输出DC规格（ OUT ）
30
60
mA
53
80
mA
I
OSD
差分输出短路
电流（注4 ）
EN = V
CC
, V
ID
= | 200mV的| ，V
CM
. = 1.2V, V
OD
= 0V
（真正的连接，并通过互补输出
电流表）
V
CM
= + 0.05V ， + 1.2V或+ 3.25V
70
|V
ID
|/2
V
IN
= V
CC
V
IN
= 0V
V
IN
= V
CC
V
IN
= 0V
输入打开，
短路或
终止
R
L
= 27
R
L
= 50
250
350
V
CC
= 3.6V或0V
|30|
|42|
mA
B / LVDS接收器DC规格（ IN）
V
TH
V
TL
V
CMR
I
IN
I
IN
V
FSOD
差分输入高
阈值（注5 ）
差分输入低
阈值（注5 ）
共模电压范围
（注5 ）
输入电流
变化中的余量值
IN
故障安全BLVDS输出
（ OUT +是一个更积极
电压比OUT- ）
（注5 ）
总的动态电源电流
（包括负载电流）
TRI- STATE电源电流
30
30
V
CC
|V
ID
|/2
|1.5|
|1.5|
1
1
350
450
|20|
|20|
6
6
500
600
5
mV
mV
V
A
A
A
A
mV
mV
电源电流
I
CCD
EN = V
CC
, R
L
= 27Ω或50Ω ，C
L
= 15 pF的，
频率。 = 200MHz的占空比为50％ ，
V
ID
= 200mV的，V
CM
= 1.2V
EN = 0V ，频率。 = 200MHz的占空比为50％ ，
V
ID
= 200mV的，V
CM
= 1.2V
50
65
mA
I
CCZ
36
46
mA
AC电气特性
在推荐，除非另有规定工作电源和温度范围内。 （注3）
符号
t
PHLD
参数
差分传输延迟
前高后低
（注10 ）
差分传输延迟
从低到高
（注10 ）
脉冲偏斜|吨
PLHD
t
PHLD
|
（测量占空比）
（注5,6）
部分到部分偏移（注5 ）
（注7 ）
部分到部分偏移（注5 ）
（注8）
上升时间（附注五， 10 ）
20％至80 ％分
R
L
= 50Ω或27Ω ，C
L
= 15pF的
科幻gure 3
和
图5
条件
V
ID
= 200mV的，V
CM
= 1.2V,
R
L
= 27Ω或50Ω ，C
L
= 15pF的
科幻gure 3
和
图4
民
1.0
典型值
1.4
最大
2.0
单位
ns
LVDS输出AC规格（ OUT）
t
PLHD
1.0
1.4
2.0
ns
t
SKD1
0
20
200
ps
t
SKD3
t
SKD4
t
汉莎技术公司
0
0
0.350
200
300
1
ps
ns
ns
0.6
1.0
3
www.national.com
DS92001
AC电气特性
符号
t
HLT
t
PHZ
t
PLZ
t
PZH
t
PZL
t
DJ
t
RJ
f
最大
参数
下降时间（附注五， 10 ）
80 ％至20 ％分
LVDS输出AC规格（ OUT）
（续）
在推荐，除非另有规定工作电源和温度范围内。 （注3）
条件
民
0.350
典型值
0.6
3
3
100
100
23
最大
1.0
25
25
120
120
78
36
单位
ns
ns
ns
ns
ns
ps
ps
禁止时间（高电平有效至Z ）R
L
= 50, C
L
= 15pF的
禁止时间（低电平到Z ）
启用时间（ Z到高电平有效）
启用时间（ Z到低电平有效）
LVDS数据抖动，确定性V
ID
= 300mV的; PRBS = 2
（峰 - 峰值） （注9 ）
400Mbps的（ NRZ ）
LVDS时钟抖动，随机
（注9 ）
最大限度地保证
频率
（注11 ）
- 1的数据; V
CM
= 1.2V时
图6
和
图7
V
ID
= 300mV的; V
CM
= 1.2V ，在200MHz的时钟
V
ID
= 200mV的，V
CM
= 1.2V
200
300
兆赫
LVCMOS / LVTTL AC规格（ LOS ）
t
PHLLOS
t
PLHLOS
t
LHLOS
t
HLLOS
LVTTL传输延迟高CL = 10pF的， IN- = 1V ， 1V
≤
IN +
≤
1.3V,
为低（注5 ）
频率。 = 10MHz时，占空比为50％
LVTTL传输延迟低
图8,9
为高（注5 ）
上升时间
20 ％至80％ （注5）
下降时间
80 ％至20％ （注5）
1
1
2
1.3
3
3
ns
ns
10
2
15
5
20
10
ns
ns
注1 ：
“绝对最大额定值”是那些价值超过该设备的安全性不能得到保证。它们不意味着暗示该设备
应该在这些限制条件下运行。的“电气特性”表中指定的设备运行状况。
注2 ：
电流进入器件引脚被定义为正。当期开出的器件引脚定义为负。所有电压以地为参考，除非V
ID
, V
OD
, V
TH
,
V
TL
和
V
OD
. V
OD
有值和方向。正方向指OUT +是一个更积极的电压比OUT- 。
注3 ：
所有典型给出了V
CC
= + 3.3V和T
A
= + 25 ℃，除非另有说明。
注4 ：
输出短路电流（I
OS
）被指定为大小只，减号仅指示方向。
注5 ：
该参数由设计保证。的限制是基于所述设备的性能的统计分析，在PVT （工艺，电压和
温度）范围内。
注6 ：
t
SKD1
, |t
PLHD
t
PHLD
| ，是在正边沿和负向边沿之间的差分传播延迟时间的大小差异
相同的信道（占空比的量度） 。
注7 ：
t
SKD3
第一部分到第二部分倾斜，被定义为在最小和最大规定差分传播延迟之间的差异。此规范
适用于设备以相同的V
CC
并且在彼此的工作温度范围内的5° 。此参数通过设计和特性保证。
注8 ：
t
SKD4
第一部分为部分斜，是设备之间的任何事件的差分通道间歪斜。本规范适用于装置在推荐
工作温度和电压范围，以及跨进程分配。吨
SKD4
被定义为|最大值 - 最小值|差分传输延迟。
注9 ：
该参数由设计保证。的限制是基于所述设备的性能比的PVT范围用下列试验的统计分析
设备安装：安捷伦86130A作为刺激，5脚RG142B电缆与DUT测试板和安捷伦86100A （数字示波器主机）与安捷伦86122A
（ 20GHz的范围模块） 。数据输入抖动PK来PK = 22皮秒;时钟输入抖动= 24皮秒;吨
DJ
测得的100微微秒，T
RJ
测60
皮秒。
注10 ：
传播延迟，上升和下降时间由设计和特性，以200MHz的保证。产生这些测试： 50MHz的
≤
f
≤
为200MHz ，莫宁=
50Ω ， TR ， TF
≤
0.5ns的。使用发生器HP8130A （ 300MHz的能力） 。
注11 ：
f
最大
测试：发电机（ HP8133A或等效物） ，输入的占空比= 50％。输出标准： VOD
≥
200mV的，占空比优于55分之45 ％ 。此规范
通过设计和特性保证。的最小指定的，这意味着该装置将操作在特定条件下从直流到最小
保证交流的频率。典型的值始终大于最小保证更大。
www.national.com
4
DS92001 3.3V B / LVDS ， BLVDS缓冲区
2002年6月
DS92001
3.3V B / LVDS ， BLVDS缓冲区
概述
该DS92001 B / LVDS ， BLVDS缓冲区需要输入BLVDS
信号，并提供一个BLVDS输出信号。在许多大
系统中，信号被分布在整个背板，和一个
限制因素进行系统速度的是“短线长度”或
所述传输线和untermi-之间的距离
经过NAT接收个人卡。尽管它通常是
认识到这个距离应该尽可能地短
最大限度地提高系统性能，真实世界的包装CON-
cerns经常使它难以使短截线尽可能短的
设计师希望。
该DS92001具有多点优化的边缘过渡
背板，其中，开关频率是在200兆赫
的范围内或更小。输出边沿速率是在一些系临界
统，其中长存根可以存在，并利用一个慢
过渡允许更长的短线长度。
该DS92001 ，可在LLP （无引线引线框架
封装）封装，将允许接收器输入被放置
非常接近的主传输线，从而提高了
系统的性能。
宽输入动态范围允许DS92001接收
从LVPECL的差分信号以及LVDS源。
这将允许该设备还补的作用LVPECL-
BLVDS翻译。
在LOS引脚检测在非驱动B / LVDS总线状态
输入，并提供一个低电平有效输出。在LOS引脚可以
被连接到器件的输出使能引脚（EN ）来生成一个
三态输出状态，当输入未驱动的。该
LOS引脚还可以在本地使用，通知系统
总线状态。
特点
n
n
n
n
n
n
n
n
n
n
n
单+3.3 V电源
B / LVDS接收器输入接受LVPECL信号
三态输出
信号（LOS ）引脚的损耗检测非驱动总线
接收器输入阈值
＆ LT ;
±
100毫伏
1.4 ns的快速传播延迟（典型值）
低抖动的400 Mbps的全差分数据路径
兼容BLVDS 10位串行解串器（ 40MHz的）
兼容ANSI / TIA / EIA- 644 -A标准的LVDS
采用SOIC和节省空间的LLP封装
工业温度范围
接线图和方框图
SOIC - 顶视图
20024702
20024705
功能操作
BLVDS输入
[IN + ] - [ IN- ]
VID
≥
0.1V
VID
≤
0.1V
全故障安全
OPEN / SHORTor终止
BLVDS输出
OUT +
H
L
H
OUT-
L
H
L
律师事务所 - 顶视图
20024743
DAP （ GND ）垫不显示
订购信息
订单号
DS92001TM
DS92001TLD
NS PKG 。号
M08A
LDA08A
PKG 。 TYPE
SOIC
律师事务所
2002美国国家半导体公司
DS200247
www.national.com
DS92001
绝对最大额定值
（注1 ）
在25°C时的最大封装功耗
男包
减免男包
LDA套餐
减免LDA套餐
ESD额定值
（ HBM ， 1.5kΩ上，100pF电容）
（ EIAJ ， 0Ω ， 200pF的）
≥2.5kV
≥250V
726毫瓦
5.8毫瓦/ C以上+ 25℃
2.44 W
19.49毫瓦/ C以上
+25C
如果是用于军事/航空航天特定网络版设备是必需的，
请向美国国家半导体销售办事处/
经销商咨询具体可用性和规格。
电源电压（V
CC
)
LVCMOS / LVTTL输入电压
（ EN ）
LVCMOS / LVTTL输出电压
（LOS）
B / LVDS接收器输入电压
（IN + ， IN- ）
BLVDS驱动器输出电压
（ OUT + ， OUT- ）
BLVDS输出短路
当前
结温
存储温度范围
铅温度范围
焊接（ 4秒）
+260C
-0.3V至+ 4V
-0.3V到（V
CC
+ 0.3V)
-0.3V到（V
CC
+ 0.3V)
-0.3V至+ 4V
-0.3V至+ 4V
连续
推荐工作
条件
民
电源电压（V
CC
)
3.0
0.1
接收器差分输入
电压（V
ID
）随着
V
CM
=1.2V
经营自由的空气
温度
B / LVDS输入上升/下降
20 ％至80％
典型值
3.3
最大
3.6
2.4
单位
V
|V|
+150C
-65 ° C至+ 150°C
40
+25
2
+85
20
C
ns
电气特性
在推荐，除非另有规定工作电源和温度范围内。 （注2,3）
符号
V
IH
V
IL
I
IH
I
IL
V
CL
V
OH
V
OL
I
OSHLOS
参数
高电平输入电压
低电平输入电压
高电平输入电流
低电平输入电流
输入钳位电压
输出高电压
输出低电压
（注5 ）
输出短路电流
（高输出）（注4 ）
差分输出电压
（注2 ）
变化的V震级
OD
免费为输出
国
失调电压
变化的V震级
OS
免费为输出
国
输出三态电流
V
IN
= V
CC
或2.0V
V
IN
= GND或0.8V
I
CL
= -18毫安
I
OH
= -4mA ，V
ID
≥
| 200mV的| ，V
CM
= 1.2V
I
OL
= 4毫安，V
ID
= 0V, V
CM
= 1.2V
V
OUT
= 0V ， 200mV的
≤
V
ID
≤
2V, V
CM
= 1.5V
V
CC
0.4V
10
条件
民
2.0
GND
+7
典型值
最大
V
CC
0.8
+20
+10
1.5
V
CC
0.4
60
单位
V
V
A
A
V
V
V
mA
LVCMOS / LVTTL DC规格（ EN ）
±
1
0.6
3.1
0.15
35
LVCMOS / LVTTL DC规格（ LOS ）
BLVDS输出DC规格（ OUT ）
|V
OD
|
V
OD
R
L
= 27
R
L
= 50
RL = 27Ω或50Ω
图1 ，图2中
20
R
L
= 27Ω或R
L
= 50
图1
2
EN = 0V ，V
OUT
= V
CC
或GND
20
20
+20
mV
A
1.1
1.25
1.375
mV
V
250
350
350
450
500
600
mV
mV
V
OS
V
OS
I
OZ
±
5
www.national.com
2
DS92001
电气特性
符号
I
关闭
I
OS1
参数
关机漏电流
输出短路电流
（注4 ）
（续）
在推荐，除非另有规定工作电源和温度范围内。 （注2,3）
条件
V
CC
= 0V或开路，V
OUT
= 3.6V
EN = V
CC
, V
CM
= 1.2V,V
ID
= 200mV的，V
OUT +
= 0V,
or
V
ID
= -200mV ，V
CM
= 1.2V, V
OUT-
= 0V
V
ID
= -200mV ，V
CM
= 1.2V, V
OUT +
= V
CC
或
V
ID
= 200mV的，V
CM
=1.2V, V
OUT-
= V
CC
民
20
典型值
最大
+20
60
单位
A
mA
BLVDS输出DC规格（ OUT ）
±
5
30
53
80
mA
I
OSD
差分输出短路
电流（注4 ）
EN = V
CC
, V
ID
= | 200mV的| ，V
CM
. = 1.2V, V
OD
= 0V
（真正的连接，并通过互补输出
电流表）
V
CM
= + 0.05V ， + 1.2V或+ 3.25V
70
|V
ID
|/2
V
IN
= V
CC
V
IN
= 0V
V
IN
= V
CC
V
IN
= 0V
输入打开，
短路或
终止
R
L
= 27
R
L
= 50
250
350
V
CC
= 3.6V或0V
|30|
|42|
mA
B / LVDS接收器DC规格（ IN）
V
TH
V
TL
V
CMR
I
IN
I
IN
V
FSOD
差分输入高
阈值（注5 ）
差分输入低
阈值（注5 ）
共模电压范围
（注5 ）
输入电流
变化中的余量值
IN
故障安全BLVDS输出
（ OUT +是一个更积极
电压比OUT- ）
（注5 ）
总的动态电源电流
（包括负载电流）
TRI- STATE电源电流
30
30
V
CC
|V
ID
|/2
|1.5|
|1.5|
1
1
350
450
|20|
|20|
6
6
500
600
5
mV
mV
V
A
A
A
A
mV
mV
电源电流
I
CCD
EN = V
CC
, R
L
= 27Ω或50Ω ，C
L
= 15 pF的，
频率。 = 200MHz的占空比为50％ ，
V
ID
= 200mV的，V
CM
= 1.2V
EN = 0V ，频率。 = 200MHz的占空比为50％ ，
V
ID
= 200mV的，V
CM
= 1.2V
50
65
mA
I
CCZ
36
46
mA
AC电气特性
在推荐，除非另有规定工作电源和温度范围内。 （注3）
符号
t
PHLD
参数
差分传输延迟
前高后低
（注10 ）
差分传输延迟
从低到高
（注10 ）
脉冲偏斜|吨
PLHD
t
PHLD
|
（测量占空比）
（注5,6）
部分到部分偏移（注5 ）
（注7 ）
部分到部分偏移（注5 ）
（注8）
条件
V
ID
= 200mV的，V
CM
= 1.2V,
R
L
= 27Ω或50Ω ，C
L
= 15pF的
科幻gure 3
和
图4
民
1.0
典型值
1.4
最大
2.0
单位
ns
LVDS输出AC规格（ OUT）
t
PLHD
1.0
1.4
2.0
ns
t
SKD1
0
20
200
ps
t
SKD3
t
SKD4
0
0
200
300
1
ps
ns
3
www.national.com
DS92001
AC电气特性
符号
t
汉莎技术公司
t
HLT
t
PHZ
t
PLZ
t
PZH
t
PZL
t
DJ
t
RJ
f
最大
参数
上升时间（附注五， 10 ）
20％至80 ％分
下降时间（附注五， 10 ）
80 ％至20 ％分
LVDS输出AC规格（ OUT）
（续）
在推荐，除非另有规定工作电源和温度范围内。 （注3）
条件
R
L
= 50Ω或27Ω ，C
L
= 15pF的
科幻gure 3
和
图5
民
0.350
0.350
典型值
0.6
0.6
3
3
100
100
23
最大
1.0
1.0
25
25
120
120
78
36
单位
ns
ns
ns
ns
ns
ns
ps
ps
禁止时间（高电平有效至Z ）R
L
= 50, C
L
= 15pF的
禁止时间（低电平到Z ）
启用时间（ Z到高电平有效）
启用时间（ Z到低电平有效）
LVDS数据抖动，确定性V
ID
= 300mV的; PRBS = 2
（峰 - 峰值） （注9 ）
400Mbps的（ NRZ ）
LVDS时钟抖动，随机
（注9 ）
最大限度地保证
频率
（注11 ）
- 1的数据; V
CM
= 1.2V时
图6
和
图7
V
ID
= 300mV的; V
CM
= 1.2V ，在200MHz的时钟
V
ID
= 200mV的，V
CM
= 1.2V
200
300
兆赫
LVCMOS / LVTTL AC规格（ LOS ）
t
PHLLOS
t
PLHLOS
t
LHLOS
t
HLLOS
LVTTL传输延迟高CL = 10pF的， IN- = 1V ， 1V
≤
IN +
≤
1.3V,
为低（注5 ）
频率。 = 10MHz时，占空比为50％
LVTTL传输延迟低
图8,9
为高（注5 ）
上升时间
20 ％至80％ （注5）
下降时间
80 ％至20％ （注5）
1
1
2
1.3
3
3
ns
ns
10
2
15
5
20
10
ns
ns
注1 ：
“绝对最大额定值”是那些价值超过该设备的安全性不能得到保证。它们不意味着暗示该设备
应该在这些限制条件下运行。的“电气特性”表中指定的设备运行状况。
注2 ：
电流进入器件引脚被定义为正。当期开出的器件引脚定义为负。所有电压以地为参考，除非V
ID
, V
OD
, V
TH
,
V
TL
和
V
OD
. V
OD
有值和方向。正方向指OUT +是一个更积极的电压比OUT- 。
注3 ：
所有典型给出了V
CC
= + 3.3V和T
A
= + 25 ℃，除非另有说明。
注4 ：
输出短路电流（I
OS
）被指定为大小只，减号仅指示方向。
注5 ：
该参数由设计保证。的限制是基于所述设备的性能的统计分析，在PVT （工艺，电压和
温度）范围内。
注6 ：
t
SKD1
, |t
PLHD
t
PHLD
| ，是在正边沿和负向边沿之间的差分传播延迟时间的大小差异
相同的信道（占空比的量度） 。
注7 ：
t
SKD3
第一部分到第二部分倾斜，被定义为在最小和最大规定差分传播延迟之间的差异。此规范
适用于设备以相同的V
CC
并且在彼此的工作温度范围内的5° 。此参数通过设计和特性保证。
注8 ：
t
SKD4
第一部分为部分斜，是设备之间的任何事件的差分通道间歪斜。本规范适用于装置在推荐
工作温度和电压范围，以及跨进程分配。吨
SKD4
被定义为|最大值 - 最小值|差分传输延迟。
注9 ：
该参数由设计保证。的限制是基于所述设备的性能比的PVT范围用下列试验的统计分析
设备安装：安捷伦86130A作为刺激，5脚RG142B电缆与DUT测试板和安捷伦86100A （数字示波器主机）与安捷伦86122A
（ 20GHz的范围模块） 。数据输入抖动PK来PK = 22皮秒;时钟输入抖动= 24皮秒;吨
DJ
测得的100微微秒，T
RJ
测60
皮秒。
注10 ：
传播延迟，上升和下降时间由设计和特性，以200MHz的保证。产生这些测试： 50MHz的
≤
f
≤
为200MHz ，莫宁=
50Ω ， TR ， TF
≤
0.5ns的。使用发生器HP8130A （ 300MHz的能力） 。
注11 ：
f
最大
测试：发电机（ HP8133A或等效物） ，输入的占空比= 50％。输出标准： VOD
≥
200mV的，占空比优于55分之45 ％ 。此规范
通过设计和特性保证。的最小指定的，这意味着该装置将操作在特定条件下从直流到最小
保证交流的频率。典型的值始终大于最小保证更大。
www.national.com
4
DS92001
www.ti.com
SNLS147F - 2002年6月 - 修订2013年4月
DS92001 3.3V B / LVDS ， BLVDS缓冲区
检查样品：
DS92001
1
特点
单+3.3 V电源
接收器输入端接受LVDS / CML / LVPECL
信号的
三态输出
接收器输入阈值< ± 100 mV的
1.4 ns的快速传播延迟（典型值）
低抖动400 Mbps的全差分数据
路径
兼容BLVDS 10位串行解串器（ 40MHz的）
兼容ANSI / TIA / EIA- 644 -A LVDS
标准
采用SOIC和节省空间WSON
包
工业温度范围
描述
该DS92001 B / LVDS ， BLVDS缓冲区需要BLVDS
输入信号并提供一个BLVDS输出信号。在
许多大型系统中，信号被分布在
背板。一个限制因素为系统的
速度是"stub length"或之间的距离
传输线和无端接接收机
个人卡。尽管它通常是
认识到，这个距离应该尽可能短，
能够最大限度地提高系统性能，真实世界
包装的担忧经常使它难以使
存根尽可能短，设计师希望。
该DS92001有边缘过渡优化
多点背板在开关频率
是在200兆赫范围内或更小。输出边缘速率
在某些系统中的关键，其中长存根可能是
呈现，并且利用一个缓慢过渡允许
长短线长度。
该DS92001 ，在WSON封装，将
允许接收器输入端被置于非常接近
主传输线，从而提高了系统
性能。
宽输入动态范围允许的DS92001到
接收LVPECL ， CML差分信号
以及LVDS来源。这将允许该设备
也填补LVPECL ， BLVDS或CML-的作用
BLVDS翻译。
2
接线图和方框图
GND
IN-
IN +
N / C
1
2
3
4
8
7
6
5
EN
GND
1
2
3
4
DAP
GND
8
7
6
5
EN
OUT-
OUT +
VCC
OUT-
IN-
OUT +
IN +
VCC
N / C
图1. SOIC封装编号D0008A
顶视图
IN-
IN +
图2. WSON封装编号NGK0008A
顶视图
OUT-
OUT +
EN
1
2
请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用
德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。
所有商标均为其各自所有者的财产。
版权所有 2002至13年，德州仪器
PRODUCTION数据信息为出版日期。
产品符合占德州条款规范
仪器标准保修。生产加工过程中不
不一定包括所有参数进行测试。
DS92001
SNLS147F - 2002年6月 - 修订2013年4月
www.ti.com
表1.功能操作
BLVDS输入
[IN + ]
[ IN- ]
VID
≥
0.1V
VID
≤ 0.1V
0.1V ≤
VID
≤
0.1V
OUT +
H
L
未定义
BLVDS输出
OUT-
L
H
未定义
这些器件具有有限的内置ESD保护。引线应短接在一起或设备放置在导电泡棉
储存或搬运过程中，以防止对静电损坏MOS大门。
绝对最大额定值
(1) (2)
电源电压（V
CC
)
LVCMOS / LVTTL输入电压（ EN ）
B / LVDS接收器输入电压（IN + ， IN- ）
BLVDS驱动器输出电压（ OUT + ， OUT- ）
BLVDS输出短路电流
结温
存储温度范围
焊接温度范围焊接（ 4秒）
最大封装功耗为D套餐
25°C
减额，D封装
NGK套餐
减免NGK套餐
ESD额定值
（ HBM ， 1.5kΩ上，100pF电容）
（ EIAJ ， 0Ω ， 200pF的）
(1)
(2)
0.3V
为+ 4V
0.3V
到（Ⅴ
CC
+ 0.3V)
0.3V
为+ 4V
0.3V
为+ 4V
连续
+150°C
65°C
至+ 150°C
+260°C
726毫瓦
5.8毫瓦/ C以上+ 25℃
2.44 W
19.49毫瓦/ ° C以上+ 25°C
≥2.5kV
≥250V
“绝对最大额定值”是那些价值超过该设备的安全性无法得到保证。它们并不意味着
该装置应在这些限制下工作。的“电气特性”表中指定的设备运行状况。
如果是用于军事/航空专用设备，请联系TI销售办事处/经销商咨询具体可用性和规格。
推荐工作条件
民
电源电压（V
CC
)
接收器差分输入电压（V
ID
）与V
CM
=1.2V
经营自由空气温度
B / LVDS输入上升/下降20 ％至80 ％
3.0
0.1
40
+25
2
典型值
3.3
最大
3.6
2.4
+85
20
单位
V
|V|
°C
ns
2
提交文档反馈
产品文件夹链接：
DS92001
版权所有 2002至13年，德州仪器
DS92001
www.ti.com
SNLS147F - 2002年6月 - 修订2013年4月
电气特性
在推荐，除非另有规定工作电源和温度范围内。
(1) (2)
符号
V
IH
V
IL
I
IH
I
IL
V
CL
|V
OD
|
ΔV
OD
参数
高电平输入电压
低电平输入电压
高电平输入电流
低电平输入电流
输入钳位电压
差分输出电压
(1)
变化的V震级
OD
免费为输出
国
失调电压
变化的V震级
OS
免费为输出
国
输出三态电流
关机漏电流
输出短路
当前
(3)
V
IN
= V
CC
或2.0V
V
IN
= GND或0.8V
I
CL
=
18
mA
R
L
= 27Ω
R
L
= 50Ω
RL = 27Ω或50Ω见
科幻gure 3
和
图4
R
L
= 27Ω或R
L
= 50Ω
SEE
科幻gure 3
2
EN = 0V ，V
OUT
= V
CC
或GND
V
CC
= 0V或开路，V
OUT
= 3.6V
EN = V
CC
, V
CM
= 1.2V,V
ID
= 200mV的，V
OUT +
= 0V ，或
V
ID
=
200mV,
V
CM
= 1.2V, V
OUT-
= 0V
V
ID
=
200mV,
V
CM
= 1.2V, V
OUT +
= V
CC
或
V
ID
= 200mV的，V
CM
=1.2V, V
OUT-
= V
CC
I
OSD
差分输出短路
短路电流
(3)
EN = V
CC
, V
ID
= | 200mV的| ，V
CM
. = 1.2V, V
OD
= 0V
（真正的连接，并通过互补输出
电流表）
V
CM
= + 0.05V ， + 1.2V或+ 3.25V
70
|V
ID
|/2
V
IN
= V
CC
V
IN
= 0V
ΔI
IN
变化中的余量值
IN
V
IN
= V
CC
V
IN
= 0V
电源电流
I
CCD
动态总供应
电流（包括负载
电流）
TRI- STATE电源电流
EN = V
CC
, R
L
= 27Ω或50Ω ，C
L
= 15 pF的，
频率。 = 200MHz的占空比为50％ ，
V
ID
= 200mV的，V
CM
= 1.2V
EN = 0V ，频率。 = 200MHz的占空比为50％ ，
V
ID
= 200mV的，V
CM
= 1.2V
50
65
mA
V
CC
= 3.6V或0V
|1.5|
|1.5|
1
1
20
20
±5
±5
30
53
|30|
20
+20
+20
60
80
|42|
mV
μA
μA
mA
mA
mA
1.1
1.25
250
350
10
条件
民
2.0
GND
+7
±1
0.6
350
450
典型值
最大
V
CC
0.8
+20
+10
1.5
500
600
20
1.375
单位
V
V
μA
μA
V
mV
mV
mV
V
LVCMOS / LVTTL DC规格（ EN ）
BLVDS输出DC规格（ OUT ）
V
OS
ΔV
OS
I
OZ
I
关闭
I
OS1
B / LVDS接收器DC规格（ IN）
V
TH
V
TL
V
CMR
I
IN
差分输入高
门槛
(4)
差分输入低
门槛
(4)
共模电压
范围
(4)
输入电流
30
30
V
CC
|V
ID
|/2
|20|
|20|
6
6
5
mV
mV
V
μA
μA
μA
μA
I
CCZ
(1)
(2)
(3)
(4)
36
46
mA
电流进入器件引脚被定义为正。当期开出的器件引脚定义为负。所有电压以地为参考
除V
ID
, V
OD
, V
TH
, V
TL
和
ΔV
OD
. V
OD
有值和方向。正方向指OUT +是一个更积极的电压比
OUT- 。
所有典型给出了V
CC
= + 3.3V和T
A
= + 25 ℃，除非另有说明。
输出短路电流（I
OS
）被指定为大小只，减号仅指示方向。
该参数由设计规定。的限制是基于在PVT器件性能的统计分析（过程
电压和温度）的范围内。
版权所有 2002至13年，德州仪器
提交文档反馈
产品文件夹链接：
DS92001
3
DS92001
SNLS147F - 2002年6月 - 修订2013年4月
www.ti.com
AC电气特性
在推荐，除非另有规定工作电源和温度范围内。
(1)
符号
t
PHLD
t
PLHD
t
SKD1
t
SKD3
t
SKD4
t
汉莎技术公司
t
HLT
t
PHZ
t
PLZ
t
PZH
t
PZL
t
DJ
t
RJ
f
最大
(1)
(2)
(3)
(4)
(5)
(6)
(7)
参数
差分传输延迟高
以LOW
(2)
差分传输延迟低
到HIGH
(2)
脉冲偏斜|吨
PLHD
t
PHLD
|
（测量占空比）
(3) (4)
部分到部分斜
(3) (5)
部分到部分斜
(3) (6)
上升时间
20％至80 ％分
下降时间
(3) (2)
80 ％至20 ％分
禁止时间（高电平有效到Z ）
禁止时间（低电平到Z ）
启用时间（ Z到高电平有效）
启用时间（ Z到低电平有效）
LVDS数据抖动，确定性
（峰 - 峰值）
(7)
LVDS时钟抖动，随机
(7)
最大指定频率
(8)
(3) (2)
条件
V
ID
= 200mV的，V
CM
= 1.2V,
R
L
= 27Ω或50Ω ，C
L
= 15pF的
SEE
图5
和
图6
民
1.0
1.0
0
0
0
典型值
1.4
1.4
20
200
0.6
0.6
3
3
100
100
最大
2.0
2.0
200
300
1
1.0
1.0
25
25
120
120
78
36
单位
ns
ns
ps
ps
ns
ns
ns
ns
ns
ns
ns
ps
ps
兆赫
LVDS输出AC规格（ OUT）
R
L
= 50Ω或27Ω ，C
L
= 15pF的
SEE
图5
和
图7
0.350
0.350
R
L
= 50, C
L
= 15pF的见
图8
和
图9
V
ID
= 300mV的; PRBS = 2
400Mbps的（ NRZ ）
23
1数据; V
CM
= 1.2V时
V
ID
= 300mV的; V
CM
= 1.2V ，在200MHz的时钟
V
ID
= 200mV的，V
CM
= 1.2V
200
300
(8)
所有典型给出了V
CC
= + 3.3V和T
A
= + 25 ℃，除非另有说明。
传播延迟，上升和下降时间由设计和特性，以200MHz的规定。产生这些测试： 50MHz的
≤
f
≤
为200MHz ，莫宁= 50Ω ， TR ， TF
≤
0.5ns的。使用发生器HP8130A （ 300MHz的能力） 。
该参数由设计规定。的限制是基于在PVT器件性能的统计分析（过程
电压和温度）的范围内。
t
SKD1
, |t
PLHD
t
PHLD
| ，是在正边沿和负之间差的传播延迟时间的大小差异
将相同的信道（占空比的量度）的边缘。
t
SKD3
第一部分到第二部分倾斜，被定义为在最小和最大规定差分传播延迟之间的差异。这
规范适用于设备在同一V
CC
和内部的工作温度范围内5℃下彼此。此参数
通过设计和特性参数。
t
SKD4
第一部分为部分斜，是设备之间的任何事件的差分通道间歪斜。本规范适用于设备
在推荐的工作温度和电压范围，并在整个过程中的分布。吨
SKD4
被定义为|最大
分|
差分传播延迟。
该参数由设计规定。的限制是基于所述设备的性能比的PVT范围与统计分析
下面的测试设备安装：安捷伦86130A作为刺激，5脚RG142B电缆与DUT测试板和安捷伦86100A
（数字示波器主机）与安捷伦86122A （ 20GHz的范围模块） 。数据输入抖动PK来PK = 22皮秒;时钟输入抖动= 24
皮秒;吨
DJ
测得的100微微秒，T
RJ
测得的60皮秒。
f
最大
测试：发电机（ HP8133A或等效物） ，输入的占空比= 50％。输出标准： VOD
≥
200mV的，占空比优于55分之45 ％ 。
此规范由设计和特性指定。的最小指定的，这意味着该装置将运营
规定的条件，从DC到指定的最低AC频率。典型的值始终小于最小更大
特定连接的阳离子。
4
提交文档反馈
产品文件夹链接：
DS92001
版权所有 2002至13年，德州仪器
DS92001
www.ti.com
SNLS147F - 2002年6月 - 修订2013年4月
DC测试电路
图3.差分驱动器DC测试电路
图4.差分驱动器满载直流测试电路
AC测试电路和时序图
图5. BLVDS输出负载
图6.传输延迟低到高和高到低
图7. BLVDS输出转换时间
版权所有 2002至13年，德州仪器
提交文档反馈
产品文件夹链接：
DS92001
5
QQ：2881677436 复制
