DS90UB926Q
5 - 85 MHz的24位彩色FPD -Link的三解串器与双向
控制通道
概述
的DS90UB926Q解串器，与所述结合
DS90UB925Q串行器，提供了一个完整的数字接口
对于高速视频，音频和并发传输
用于汽车显示和图像传感应用程序的控制数据
阳离子。
这意味着芯片的并行RGB视频接口成
单对高速串行接口。该串行总线
方案， FPD -Link的III ，支持高速全双工换
病房的数据传输和低速反向信道commu-
讯在一个单一的差分链路。视频合并
数据和控制单个差分对减少在 -
terconnect尺寸和重量，同时还消除了歪斜的问题
并简化系统设计。
该DS90UB926Q解串恢复的RGB数据，三
视频控制信号和四个同步I2S音频信号。
它提取从一个高速串行流中的时钟。输出
锁销提供的链路状态，如果输入的数据流
被锁定时，在不使用的训练序列或特殊的
同步模式，以及作为基准时钟。
该DS90UB926Q解串器有一个31位并行LVCMOS
输出接口以适应RGB，视频控制，并
音频数据。
自适应均衡器优化了电缆的最大范围。
EMI是由输出SSC代（ SSCG ）和恩最小化
hanced渐进开启（ EPTO ）功能。
特点
●
与I2C双向控制接口通道接口
●
●
●
●
●
●
●
●
●
●
●
●
●
●
●
●
●
兼容的串行控制总线
支持高清（ 720p）的数字视频格式。
RGB888 + VS ， HS ， DE和同步I2S音频
支持
5至85兆赫的PCLK支持
3.3V单电源工作在1.8V或3.3V兼容
LVCMOS I / O接口
交流耦合的STP互连高达10米
并行LVCMOS视频输出
配置I2C兼容的串行控制总线
直流平衡&加扰的数据W /嵌入式时钟
自适应电缆均衡
支持中继器的应用
@高速链路BIST模式和LOCK状态引脚
图像增强（白平衡和抖动）和
内部生成模式
EMI最小化（ SSCG和EPTO ）
低功耗模式使功耗降至最低
汽车级产品： AEC - Q100 2级合格
>8kV HBM和ISO 10605 ESD额定值
向后兼容FPD -Link的II
应用
●
●
●
●
汽车显示了导航
后座娱乐系统
汽车驾驶辅助
汽车万像素摄像头系统
TRI- STATE是美国国家半导体公司的注册商标。
生产数据信息，作为
出版日期。产品符合每规格
德州仪器标准保修条款。
生产加工并不包括
所有测试参数。
301434 SNLS422
版权所有1999-2012 ，德州仪器
DS90UB926Q
引脚说明
引脚名称
针＃
I / O类型
描述
并行接口数据输出引脚。
离开，如果不用打开。
ROUT0 / R0可任选地用作GPIO0和ROUT1 / R 1可以任选地用作
GPIO1.
ROUT8 / G0可以任选地用作GPIO2和ROUT9 / G1期可以任选地用作
GPIO3.
ROUT16 / B0可以任选地用作GPO_REG4和ROUT17 / B1可任选
作为I2S_DB / GPO_REG5 。
LVCMOS并行接口
ROUT [ 23 ： 0 ] / 41 ， 40 ， 39 ， 37 ， O， LVCMOS
- [R [7：0 ] ，G
36 ， 35 ， 34 ， 33 ，W /下拉
[7:0], B[7:0] 28, 27, 26, 25,
23, 22, 21, 20,
19, 18, 17, 14,
12, 11, 10, 9
HS
8
O， LVCMOS水平同步输出引脚
W /下拉视频控制信号的脉冲宽度必须是3个PCLK或更长的时间才能被传送时
控制信号滤波功能。有对最小过渡脉冲没有限制
当控制信号过滤器被禁用。该信号被限制在每130 2跃迁
个PCLK 。
SEE
表9
O， LVCMOS垂直同步输出引脚
W /下拉视频控制信号是有限的，每130个PCLK 1过渡。因此，最小脉冲宽度
130个PCLK 。
O， LVCMOS数据使能输出引脚
W /下拉视频控制信号的脉冲宽度必须是3个PCLK或更长的时间才能被传送时
控制信号滤波功能。有对最小过渡脉冲没有限制
当控制信号过滤器被禁用。该信号被限制在每130 2跃迁
个PCLK 。
SEE
表9
O， LVCMOS像素时钟输出引脚。频闪边缘RFB通过配置寄存器设置。请参阅表
9
W /下拉
O， LVCMOS数字音频接口数据输出引脚
W /下拉悬空，如果未使用
I2S_CLK可任选地用作GPO_REG8 ， I2S_WC可以任选地用作
GPO_REG7和I2S_DA可任选地用作GPO_REG6 。
O， LVCMOS I2S主时钟输出。为x1，x2 ，或I2S_CLK频率的4倍。
W /下拉
O， LVCMOS
W /下拉
二声道数字音频接口数据输出引脚， 18位色彩模式，并设置
MODE_SEL或配置寄存器
离开，如果不使用开放
I2S_B可任选地用作BI或GPO_REG5 。
标准通用的IO 。
仅在18位色彩模式，并通过MODE_SEL或配置寄存器设置。
请参阅表
9
离开，如果不使用开放
共享与G1 ， G0 ， R1和R0 。
通用输出和配置寄存器设置。看
表9
共享与I2S_CLK ， I2S_WC ， I2S_DA ， I2S_DB或B1 ， B0 。
中断输入
共享与BISTC
VS
7
DE
6
PCLK
I2S_CLK,
I2S_WC,
I2S_DA
MCLK
5
1, 30, 45
60
可选并行接口
I2S_DB
18
GPIO [ 3：0]
27 ， 28 ， 40 ， 41 I / O，
LVCMOS
W /下拉
GPO_REG
[8:4]
INTB_IN
1 ， 30 ， 45 ， 18 ， O， LVCMOS
19
W /下拉
16
输入，
LVCMOS W /
下拉
4
版权所有1999-2012 ，德州仪器
DS90UB926Q
引脚名称
PDB
针＃
59
I / O类型
描述
可选并行接口
我， LVCMOS掉电模式输入引脚
W /下拉PDB = H ，设备启用（正常工作）
请参考应用信息部分“户户通电要求和PDB针” 。
PDB = L ，器件掉电。
当器件处于掉电状态时， LVCMOS输出为三态，
PLL被关闭， IDD最小化。 。
输入，
输出使能引脚。
LVCMOS W /见
表3
下拉
输入，
输出睡眠状态选择引脚。
LVCMOS W /见
表3
下拉
I，模拟
I，模拟
设备配置选择。看
表4
I2C串行控制总线的设备ID地址选择
外部上拉至V
DD33
必须在所有情况下，不浮动。
连接到外部上拉和下拉电阻来创建一个分压器。
SEE
图19
I2C时钟输入/输出接口
必须有外部上拉至V
DD33
，不浮动。
推荐的上拉： 4.7kΩ的。
I2C数据输入/输出接口
必须有外部上拉至V
DD33
，不浮动。
推荐的上拉： 4.7kΩ的。
OEN
31
OSS_SEL
46
MODE_SEL
IDX
15
56
SCL
3
I / O ，
LVCMOS
漏极开路
I / O ，
LVCMOS
漏极开路
SDA
2
BISTEn
44
我， LVCMOS BIST使能引脚。
W /下拉0 ： BIST模式将被禁用。
1： BIST模式被启用。
我， LVCMOS BIST时钟选择。
W /下拉共享与INTB_IN
0 ： PCLK ; 1 ： 33兆赫
O， LVCMOS锁定状态输出引脚
重量/下拉0： PLL没有锁定， ROUT [23：0 ] / RGB [7： 0]， I 2 S [ 2：0] ， HS，VS ， DE和PCLK的输出状态
通过OEN控制。可以作为链路状态或显示器启用
1 ： PLL锁定时，输出有效
O， LVCMOS通输出引脚
重量/下拉0：在接收到的有效载荷中检测到一个或多个错误
1 ：无错传输
平仓离场，如果未使用。路线测试点（片）推荐
我， LVDS
我， LVDS
O， LVDS
O， LVDS
类似物
真正的输入。
互连应该是交流耦合到该引脚与0.1
μF
电容。
反相输入端。
互连应该是交流耦合到该引脚与0.1
μF
电容。
真正的CML输出
监测点均衡的差分信号
反相CML输出
监测点均衡的差分信号
共模滤波器。连接0.1
μF
电容到GND
BISTC
16
状态
LOCK
32
通
42
FPD -Link的III串行接口
RIN +
RIN-
CMLOUTP
CMLOUTN
CMF
49
50
52
53
51
版权所有1999-2012 ，德州仪器
5
QQ：2880707522 复制
