DS90CR283 / DS90CR284 28位通道链接-66 MHz的
2001年7月
DS90CR283/DS90CR284
28位通道链接-66 MHz的
概述
该发射器DS90CR283转换CMOS / TTL的28位
数据分为四个LVDS（低压差分信号）数据
流。锁相传输时钟在发送
超过五分之一的LVDS链路的数据流并行。一切
输入数据的传输时钟的周期的28位采样
并发送。该DS90CR284接收器将
LVDS数据流返回到的CMOS / TTL数据28位。在
的66兆赫的发射时钟频率，TTL数据的28位是
以每LVDS数据通道462 Mbps的速率发送。
使用一个66MHz的时钟，数据吞吐量是1.848 Gbit / s的
（ 231兆字节/秒） 。
数据线的复用提供了大量
电缆降低。长距离并行单端总线
通常要求每有源信号地线（和有
非常有限的噪声抑制能力） 。因此，对于28位宽的
数据总线和一个时钟，高达58导体是必需的。
与通道连接芯片组少11导体（ 4
数据对， 1个时钟对和至少一个接地）是
需要的。这提供了所需的电缆减少80 ％
宽度，它提供了一个系统的成本节约，降低CON-
接器的物理尺寸和成本，并降低了屏蔽要求一
ments由于电缆“更小的外形。
28 CMOS / TTL输入，可支持多种信号
组合。例如，7个4位的半字节或3的9位（字节+
奇偶校验）和1个对照。
特点
n
n
n
n
n
n
n
n
n
n
n
66 MHz时钟支持
高达231兆字节/秒的带宽
低功耗CMOS设计（
＆ LT ;
610毫瓦）
掉电模式（
＆ LT ;
0.5毫瓦总）
高达1.848 Gbit / s的数据吞吐
窄总线减少了线缆的尺寸和成本
290 mV的LVDS摆幅低EMI器件
PLL无需外部元件
薄型56引脚TSSOP封装
上升沿数据选通
兼容的TIA / EIA - 644 LVDS标准
方框图
DS90CR283
DS90CR284
DS012889-27
DS012889-1
订单号DS90CR283MTD
见NS包装数MTD56
订单号DS90CR284MTD
见NS包装数MTD56
三州
是美国国家半导体公司的注册商标。
2001美国国家半导体公司
DS012889
www.national.com
DS90CR283/DS90CR284
电气特性
符号
I
CCRW
参数
接收器电源电流，
最坏的情况下
接收器电源电流，
掉电
（续）
在推荐工作电源和温度范围内，除非另有说明
条件
C
L
= 8 PF，
最坏的情况下格局
（图
1, 3)
I
CCRZ
掉电=低
接收器输出的前一个状态
在掉电模式
1
10
A
F = 32.5兆赫
F = 37.5兆赫
F = 66MHz的
民
典型值
64
70
110
最大
77
85
140
单位
mA
mA
mA
接收器电源电流
注1 ：
“绝对最大额定值”是那些价值超过该设备的安全性不能得到保证。它们不意味着暗示该设备
应该在这些限制条件下运行。的“电气特性”表中指定的设备运行状况。
注2 ：
典型值给出了V
CC
= 5.0V和T
A
= +25C.
注3 ：
电流进入器件引脚被定义为正。当期开出的器件引脚定义为负。电压参考地，除非另有
指定（除V
OD
和
V
OD
).
注4 ：
ESD额定值： HBM （ 1.5 kΩ的， 100 pF的）
PLL V
CC
≥
1000V
所有其他引脚
≥
2000V
EIAJ （ 0Ω ， 200 pF的）
≥
150V
注5 ：
V
OS
以前称为V
CM
.
发射器的开关特性
在推荐工作电源和温度范围内，除非另有说明
符号
LLHT
LHLT
TCIT
TCCS
TPPos0
TPPos1
TPPos2
TPPos3
TPPos4
TPPos5
TPPos6
TCIP
TCIH
TCIL
TSTC
THTC
TCCD
tPLLS
TPDD
参数
LVDS低到高的转变时间（图
2)
LVDS高向低转换时间（图
2)
TXCLK过渡时期（图
4)
TXOUT通道至通道偏移（注6 ） （图
5)
对于第0位变送器输出脉冲位置
（图
16)
对于第1位变送器输出脉冲位置
对于第2位变送器输出脉冲位置
对于第3位变送器输出脉冲位置
对于第4位变送器输出脉冲位置
对于第5位变送器输出脉冲位置
对于第6位变送器输出脉冲位置
TXCLK期（图
6)
TXCLK高时间（图
6)
TXCLK低时（图
6)
口TxIN安装程序TXCLK IN（图
6)
口TxIN保持到TXCLK IN（图
6)
TXCLK IN到TXCLK输出延迟
@
25C,
V
CC
= 5.0V （图
8)
发送锁相环集（图
10)
发射机关机延迟（图
14)
10
100
ms
ns
F = 66MHz的
0.30
1.70
3.60
5.90
8.30
10.40
12.70
15
0.35T
0.35T
5
2.5
3.5
0
(1/7)T
CLK
(2/7)T
CLK
(3/7)T
CLK
(4/7)T
CLK
(5/7)T
CLK
(6/7)T
CLK
T
0.5T
0.5T
3.5
1.5
8.5
民
典型值
0.75
0.75
最大
1.5
1.5
8
350
0.30
2.50
4.50
6.75
9.00
11.10
13.40
50
0.65T
0.65T
ns
ns
ns
ns
ns
ns
单位
ns
ns
ns
ps
ns
ns
ns
ns
ns
ns
注6 ：
基于平台特性此限制。
www.national.com
4
DS90CR283/DS90CR284
接收器开关特性
在推荐工作电源和温度范围内，除非另有说明
符号
CLHT
CHLT
RSKM
RCOP
RCOH
RCOL
RSRC
RHRC
碾压混凝土坝
RPLLS
RPDD
参数
CMOS / TTL低到高的转变时间（图
3)
CMOS / TTL高向低转换时间（图
3)
RXIN歪斜保证金（注7 ）
V
CC
= 5V ，T
A
= 25 （图
17)
RXCLK超时周期（图
7)
RXCLK输出高电平时间（图
7)
RXCLK输出低电平时间（图
7)
RXOUT安装到RXCLK OUT （图
7)
RXOUT保持到RXCLK OUT （图
7)
RXCLK IN至RXCLK输出延迟
@
25C,
V
CC
= 5.0V （图
9)
接收器锁相环集（图
11)
接收器断电延时（图
11)
10
1
ms
s
F = 40MHz的
F = 66MHz的
F = 40MHz的
F = 66MHz的
F = 40MHz的
F = 66MHz的
F = 40MHz的
F = 66MHz的
F = 40MHz的
F = 66MHz的
700
600
15
6
4.3
10.5
7.0
4.5
2.5
6.5
4
6.4
5.2
10.7
4.2
9
5
T
50
民
典型值
2.5
2.0
最大
4.0
4.0
单位
ns
ns
ps
ps
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
注7 ：
接收机偏移容限被定义为在接收器输入端的有效数据采样区域。该保证金考虑到发射机的输出偏移（ TCCS ）
并建立和保持时间（内部数据采样窗口） ，允许的LVDS电缆偏斜依赖的类型/长度和源时钟（ TXCLK IN）的抖动。
RSKM
≥
电缆歪斜（类型，长度） +时钟源抖动（周期循环）
AC时序图
DS012889-2
图1： “最坏情况”测试模式
DS012889-3
DS012889-4
图2. DS90CR283 （变送器） LVDS输出负载和转换时序
DS012889-5
DS012889-6
图3. DS90CR284 （接收器） CMOS / TTL输出负载和转换时序
5
www.national.com
DS90CR283 / DS90CR284 28位通道链接-66 MHz的
2001年7月
DS90CR283/DS90CR284
28位通道链接-66 MHz的
概述
该发射器DS90CR283转换CMOS / TTL的28位
数据分为四个LVDS（低压差分信号）数据
流。锁相传输时钟在发送
超过五分之一的LVDS链路的数据流并行。一切
输入数据的传输时钟的周期的28位采样
并发送。该DS90CR284接收器将
LVDS数据流返回到的CMOS / TTL数据28位。在
的66兆赫的发射时钟频率，TTL数据的28位是
以每LVDS数据通道462 Mbps的速率发送。
使用一个66MHz的时钟，数据吞吐量是1.848 Gbit / s的
（ 231兆字节/秒） 。
数据线的复用提供了大量
电缆降低。长距离并行单端总线
通常要求每有源信号地线（和有
非常有限的噪声抑制能力） 。因此，对于28位宽的
数据总线和一个时钟，高达58导体是必需的。
与通道连接芯片组少11导体（ 4
数据对， 1个时钟对和至少一个接地）是
需要的。这提供了所需的电缆减少80 ％
宽度，它提供了一个系统的成本节约，降低CON-
接器的物理尺寸和成本，并降低了屏蔽要求一
ments由于电缆“更小的外形。
28 CMOS / TTL输入，可支持多种信号
组合。例如，7个4位的半字节或3的9位（字节+
奇偶校验）和1个对照。
特点
n
n
n
n
n
n
n
n
n
n
n
66 MHz时钟支持
高达231兆字节/秒的带宽
低功耗CMOS设计（
＆ LT ;
610毫瓦）
掉电模式（
＆ LT ;
0.5毫瓦总）
高达1.848 Gbit / s的数据吞吐
窄总线减少了线缆的尺寸和成本
290 mV的LVDS摆幅低EMI器件
PLL无需外部元件
薄型56引脚TSSOP封装
上升沿数据选通
兼容的TIA / EIA - 644 LVDS标准
方框图
DS90CR283
DS90CR284
DS012889-27
DS012889-1
订单号DS90CR283MTD
见NS包装数MTD56
订单号DS90CR284MTD
见NS包装数MTD56
三州
是美国国家半导体公司的注册商标。
2001美国国家半导体公司
DS012889
www.national.com
DS90CR283/DS90CR284
电气特性
符号
I
CCRW
参数
接收器电源电流，
最坏的情况下
接收器电源电流，
掉电
（续）
在推荐工作电源和温度范围内，除非另有说明
条件
C
L
= 8 PF，
最坏的情况下格局
（图
1, 3)
I
CCRZ
掉电=低
接收器输出的前一个状态
在掉电模式
1
10
A
F = 32.5兆赫
F = 37.5兆赫
F = 66MHz的
民
典型值
64
70
110
最大
77
85
140
单位
mA
mA
mA
接收器电源电流
注1 ：
“绝对最大额定值”是那些价值超过该设备的安全性不能得到保证。它们不意味着暗示该设备
应该在这些限制条件下运行。的“电气特性”表中指定的设备运行状况。
注2 ：
典型值给出了V
CC
= 5.0V和T
A
= +25C.
注3 ：
电流进入器件引脚被定义为正。当期开出的器件引脚定义为负。电压参考地，除非另有
指定（除V
OD
和
V
OD
).
注4 ：
ESD额定值： HBM （ 1.5 kΩ的， 100 pF的）
PLL V
CC
≥
1000V
所有其他引脚
≥
2000V
EIAJ （ 0Ω ， 200 pF的）
≥
150V
注5 ：
V
OS
以前称为V
CM
.
发射器的开关特性
在推荐工作电源和温度范围内，除非另有说明
符号
LLHT
LHLT
TCIT
TCCS
TPPos0
TPPos1
TPPos2
TPPos3
TPPos4
TPPos5
TPPos6
TCIP
TCIH
TCIL
TSTC
THTC
TCCD
tPLLS
TPDD
参数
LVDS低到高的转变时间（图
2)
LVDS高向低转换时间（图
2)
TXCLK过渡时期（图
4)
TXOUT通道至通道偏移（注6 ） （图
5)
对于第0位变送器输出脉冲位置
（图
16)
对于第1位变送器输出脉冲位置
对于第2位变送器输出脉冲位置
对于第3位变送器输出脉冲位置
对于第4位变送器输出脉冲位置
对于第5位变送器输出脉冲位置
对于第6位变送器输出脉冲位置
TXCLK期（图
6)
TXCLK高时间（图
6)
TXCLK低时（图
6)
口TxIN安装程序TXCLK IN（图
6)
口TxIN保持到TXCLK IN（图
6)
TXCLK IN到TXCLK输出延迟
@
25C,
V
CC
= 5.0V （图
8)
发送锁相环集（图
10)
发射机关机延迟（图
14)
10
100
ms
ns
F = 66MHz的
0.30
1.70
3.60
5.90
8.30
10.40
12.70
15
0.35T
0.35T
5
2.5
3.5
0
(1/7)T
CLK
(2/7)T
CLK
(3/7)T
CLK
(4/7)T
CLK
(5/7)T
CLK
(6/7)T
CLK
T
0.5T
0.5T
3.5
1.5
8.5
民
典型值
0.75
0.75
最大
1.5
1.5
8
350
0.30
2.50
4.50
6.75
9.00
11.10
13.40
50
0.65T
0.65T
ns
ns
ns
ns
ns
ns
单位
ns
ns
ns
ps
ns
ns
ns
ns
ns
ns
注6 ：
基于平台特性此限制。
www.national.com
4
DS90CR283/DS90CR284
接收器开关特性
在推荐工作电源和温度范围内，除非另有说明
符号
CLHT
CHLT
RSKM
RCOP
RCOH
RCOL
RSRC
RHRC
碾压混凝土坝
RPLLS
RPDD
参数
CMOS / TTL低到高的转变时间（图
3)
CMOS / TTL高向低转换时间（图
3)
RXIN歪斜保证金（注7 ）
V
CC
= 5V ，T
A
= 25 （图
17)
RXCLK超时周期（图
7)
RXCLK输出高电平时间（图
7)
RXCLK输出低电平时间（图
7)
RXOUT安装到RXCLK OUT （图
7)
RXOUT保持到RXCLK OUT （图
7)
RXCLK IN至RXCLK输出延迟
@
25C,
V
CC
= 5.0V （图
9)
接收器锁相环集（图
11)
接收器断电延时（图
11)
10
1
ms
s
F = 40MHz的
F = 66MHz的
F = 40MHz的
F = 66MHz的
F = 40MHz的
F = 66MHz的
F = 40MHz的
F = 66MHz的
F = 40MHz的
F = 66MHz的
700
600
15
6
4.3
10.5
7.0
4.5
2.5
6.5
4
6.4
5.2
10.7
4.2
9
5
T
50
民
典型值
2.5
2.0
最大
4.0
4.0
单位
ns
ns
ps
ps
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
注7 ：
接收机偏移容限被定义为在接收器输入端的有效数据采样区域。该保证金考虑到发射机的输出偏移（ TCCS ）
并建立和保持时间（内部数据采样窗口） ，允许的LVDS电缆偏斜依赖的类型/长度和源时钟（ TXCLK IN）的抖动。
RSKM
≥
电缆歪斜（类型，长度） +时钟源抖动（周期循环）
AC时序图
DS012889-2
图1： “最坏情况”测试模式
DS012889-3
DS012889-4
图2. DS90CR283 （变送器） LVDS输出负载和转换时序
DS012889-5
DS012889-6
图3. DS90CR284 （接收器） CMOS / TTL输出负载和转换时序
5
www.national.com
QQ：2881677436 复制
