DS90CF384A/DS90CF364A
＋
3.3V LVDS
レシーバ
24位平板显示器（ FPD ）链路的65MHz
＋
3.3V LVDS
レシーバ
18位平板显示器（ FPD ）链路的65MHz
2000
年
11
月
19960919
23685
ds100870
转换为nat2000 DTD
更新PID源，以反映基础段
修改RSKM和规范文字。 383A作为德克萨斯（ MH ） 。
错字纠正功能（ JFG ）
格式更正（ JFG ）
加入FBGA封装方式（ JFG ）
加的直流规格为PD引脚（ CW）
添加脚注和修改数据
初步去除，改为发布。
更新时间诊断10087025
添加新的页面到现有1页
固定pid.info的管理。信息部分。 RSKM中删除的条件和修复的Tx和Rx表。
11700
DS90CF384A/DS90CF364A
＋
3.3V LVDS
レシーバ
24位平板显示器（ FPD ）链路的65MHz
＋
3.3V LVDS
レシーバ
18位平板显示器（ FPD ）链路的65MHz
概要
レシーバ
DS90CF384A
は、4 ペアの
LVDS
データス リーム
ト
(
最大スループッ
1.8Gbps、バン
ト
ド幅
227MB/sec)
を
28
ビ ト
ッ
の
CMOS / TTL
パラ
レルデータ
(RGB24
ビ ト び
HSYNC “
ッ およ
VSYNC ， CNTLのビ4
ト)に変換します。
DE “
ッ
またDS90CF364A
3
は、 ペアの
LVDS
データ ス リーム( 最大スループッ
ト
ト1.3Gbps、
バン
ド幅
170MB/sec)
を
21
ビ トの
CMOS / TTL
パラ
ッ
レルデー
タ
(RGB18
ビ ト
ッ および
HSYNC ， VSYNC ， DE
の
3
ビ ト
)
に
ッ
変換します。どち
らのレシーバも、出力は立ち下がりエッ
ジス
ト
ローブです。この立ち下がりエッ
ジス ローブのレシーバは、
ト
立ち上がりエッ
ジス ローブも く
ト
し は立ち下がりエッ
ジス ロー
ト
ブのラミタ（ DS90C383A / DS90C363A ）と変换回路な
ト ンス ッ
しで
接続可½です。
DS90CF384A/DS90CF364A
は前世代のレシーバから機½が強
化され、レシーバ出力端でのデータ有効時間が長く り した。
なま
DS90CF384A
は、
ボール数
64、
ッ
ピ チ間隔
0.8mm
の
FBGA （精细
间距球栅阵列）
パ ケージで
ッ
も供給されます。
このパ ケー
ッ
ジ
を½用する
と、56 ピ
TSSOP
パ ケージに比べてプリ ト基板
ン
ッ
ン
の実装面積に
して
44％小さ
な ます。
く り
このチ プセ ト
ッ ッ はバス幅が広く高速な
TTL
イ タ
ン フェースで問題
と
なっている
EMI
やケーブルサイ
ズの解決に理想的です。
特長
■
■
■
■
■
■
■
■
■
■
■
ク ッ
ロ ク周波数
20
65MHz
に対応
50％デューテ
サイ ルのレシーバク ッ
ィ
ク
ロ ク出力
高性½セ ト ッ
/
ホール
ッア プ
ドタ ム
（ RxOUTPUT ）
イ
65MHz
グ スケール表示においてレシーバの消費電力
レイ
142mW
以下
（典型值）
W
パワーダウ ドにおいてレシーバの消費電力
200μ
以
ン モー
下
（最大）
ESD
耐圧
7kV
以上
(
人½モデル
)、700V
以上
（ EIAJ ）
VGA ，SVGA，XGA
そ
してデュアル セル
SXGA
の高
ピク
解像度をサポー
ト
PLL
は外付け部品不要
TIA / EIA- 644 LVDS
標準準拠
高密度実装を可½にする
56
ピ または
48
ピ
TSSOP
パ
ン
ン
ッ
ケージ
DS90CF384A
は
64
ピ
ン、0.8mm ピ チの
FBGA
パ ケージ
ッ
ッ
で
も供給
ブロ ク図
ッ
DS90CF384A
DS90CF364A
订单号DS90CF384AMTD或DS90CF384ASLC
见NS包装数MTD56或SLC64A
订单号DS90CF364AMTD
见NS包装数MTD48
20001117
三州
はナシ ナル セ コ ダク ー社の登録商標です。
ョ
ミ ン タ
美国国家半导体公司
1
印在日本NSJ 8/2001
DS90CF384A/DS90CF364A
絶対最大定格
（注1 ）
本データ トには軍用航空宇宙用の規格は記載されていません。
シー
関連する電気的信頼性試験方法の規格を参照下さい。
SLC （ FBGA ）
パ ケージ
:
ッ
DS90CF384A
＊周囲温度＋
25
℃を超える場合は、
DS90CF384AMTD
DS90CF364AMTD
DS90CF384ASLC
を減じて ださい。
く
ESD
耐圧
（ HBM ， 1.5 kΩ的，
100 pF的）
（ EIAJ ，
0Ω、
200 pF的）
＞
7kV
＞
700V
12.4mW/
℃
15mW/
℃
10.2mW/
℃
2.0W
電源電圧
(V
CC
)
CMOS / TTL
入力電圧
CMOS / TTL
出力電圧
LVDS
レシーバ入力電圧
PN
接合温度
保存温度範囲
許容リ ド温度
(
ハンダ付け
4
秒
)
ー
ハン リ
ダ フロー温度
（ FBGA
で
20
秒
)
最大パ ケージ許容損失
(
＋
25
℃のと
ッ
き)
MTD56(TSSOP)
パ ケージ
:
ッ
DS90CF384A
MTD48(TSSOP)
パ ケージ
:
ッ
DS90CF364A
0.3V
＋
4V
0.3V
V
CC
＋
0.3V
0.3V
V
CC
＋
0.3V
0.3V
V
CC
＋
0.3V
＋
150
℃
65
℃＋
150
℃
＋
260
℃
＋
220
℃
推奨動½条件
1.61W
電源電圧
(V
CC
)
1.89W
動½周囲温度
(T
A
)
レシーバ入力電圧範囲
電源ノ ズ電圧
(V
CC
)
イ
最小値 標準値 最大値
3.0
10
0
3.3
＋
25
3.6
＋
70
2.4
100
単½
V
℃
V
mV
PP
電気的特性
特記のない限り、推奨動½電源電圧お び動½温度範囲に対して適用。
よ
符号
参数
条件
CMOS / TTL DC规格（管脚的PowerDown ）
高电平输入电压
V
IH
低电平输入电压
V
IL
输入钳位电压
I
CL
＝
18毫安
V
CL
输入电流
V
IN
＝
0.4V ， 2.5V或V
CC
I
IN
V
IN
＝
GND
CMOS / TTL DC规格
V
OH
高电平输出电压
I
OH
＝
0.4毫安
低电平输出电压
I
OL
＝
2毫安
V
OL
输出短路电流
V
OUT
＝
0V
I
OS
LVDS接收器DC规格
V
TH
差分输入高阈值
V
CM
＝＋
1.2V
差分输入阈值低
V
TL
输入电流
V
IN
＝＋
2.4V, V
CC
＝
3.6V
I
IN
V
IN
＝
0V, V
CC
＝
3.6V
接收器电源电流
ICCRW接收机电源电流
C
L
＝
8 pF的，
f
＝
32.5兆赫
最坏的情况下
最坏的情况下格局，
f
＝
37.5兆赫
DS90CF384A （图1中，f
＝
65兆赫
4)
f
＝
32.5兆赫
ICCRW接收机电源电流
C
L
＝
8 pF的，
最坏的情况下
最坏的情况下格局，
f
＝
37.5兆赫
DS90CF364A （图1中，f
＝
65兆赫
4)
f
＝
32.5兆赫
ICCRG接收机电源电流，
C
L
＝
8 pF的，
16灰阶
16灰度模式，
f
＝
37.5兆赫
（图2 ，3，4 ）
f
＝
65兆赫
ICCRZ
接收器电源电流
掉电
＝
低
掉电
接收器输出时保持低位
掉电模式
民
2.0
GND
典型值
最大
单位
V
V
V
A
μ
A
μ
V
V
mA
mV
mV
A
μ
A
μ
mA
mA
mA
mA
mA
mA
mA
mA
mA
A
μ
10
2.7
V
CC
0.8
0.79
1.5
＋
1.8
＋
10
0
3.3
0.06
60
0.3
120
＋
100
100
±
10
±
10
49
53
81
49
53
78
28
30
43
10
65
70
105
55
60
90
45
47
60
55
http://www.national.com
2
DS90CF384A/DS90CF364A
電気的特性
(
つづき
)
注1 ：
注2 ：
注3 ：
「絶対最大定格」と
は、この範囲を超える デバイ
と
スの安全性が保証されないリ ッ
ミ ト値をいい、これらのリ ッ
ミ ト値でデバイ
スが動½する と
こ を意味する
も
のではあ ません。 電気的特性の表にデバイ
り
スの実動½条件を記載しています。
よ
代表値
（典型值）
は全て
V
CC
＝
3.3V
、お び
T
A
＝＋
25
℃で得られる最も標準的な数値です。
デバイ
ス端子に流れ込む電流は正、デバイ
ス端子から流れ出る電流は負と定義されます。V
OD
とΔV
OD
以外、全ての電圧値はグラ ン
ウ ド端子を基準と
します。
レシーバスイ
ッチング特性
特記のない限り、推奨動½電源電圧お び動½温度範囲に対して適用。
よ
符号
CLHT
CHLT
RSPos0
RSPos1
RSPos2
RSPos3
RSPos4
RSPos5
RSPos6
RSKM
RCOP
RCOH
RCOL
RSRC
RHRC
碾压混凝土坝
RPLLS
RPDD
注4 ：
参数
CMOS / TTL低到高的转变时间（图4 ）
CMOS / TTL高向低转换时间（图4 ）
接收器的第0位（图11 ， 12 ）选通输入位置F
＝
65兆赫
对于第1位接收器输入选通位置
对于第2位接收器输入选通位置
对于3位接收器输入选通位置
对于第4位接收器输入选通位置
对于5位接收器输入选通位置
对于第6位接收器输入选通位置
RXIN偏移容限（注4 ） （图13 ）
RXCLK超时周期（图5 ）
RXCLK输出高电平时间（图5 ）
RXCLK输出低电平时间（图5 ）
RXOUT安装到RXCLK OUT （图5 ）
RXOUT保持到RXCLK OUT （图5 ）
RXCLK IN至RXCLK输出延迟25
℃
, V
CC
＝
3.3V （图6）
接收机锁相环设置（图7）
接收器断电延时（图10 ）
f
＝
65兆赫
f
＝
65兆赫
民
典型值
2
1.8
最大
5
5
1.4
3.6
5.8
8.0
10.2
12.4
14.6
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ps
0.7
2.9
5.1
7.3
9.5
11.7
13.9
400
15
5.0
5.0
4.5
4.0
3.5
1.1
3.3
5.5
7.7
9.9
12.1
14.3
T
7.6
6.3
7.3
6.3
5.0
50
9.0
9.0
ns
ns
ns
ns
ns
7.5
10
1
ns
ms
s
μ
レシーバスキューマージ レシーバ入力でのサン ン
ンは
プリ グに必要な有効デー
タ範囲と定義されます。このマージ
ンは
DS90C383A
の ラ ミ タ
ト ンス ッ パル
スポジシ ン
（ TPPos分と最大）と
ョ
レシーバの入力セ ト ッ
/
ホール
ッア プ
ドタ ム
(
内部のデータ
イ
サンプリ グ枠
RSPos ）
によ 導き出されています。 別
ン
り
の ラ ミ タが½われる場合の
RSKM
は異な ます。このマージ
ト ンス ッ
り
ンは
LVDS
配線スキュー、符号間干渉
ISI （
ケーブルのタ プ
イ と長さ り り
によ 異な ます。
)
と ロ ク ッ
クッ·ジタ（ 250PS以下
)
に り
よ 減少します。
AC
タイ ング図
ミ
图1： “最坏情况”测试模式
”
3
http://www.national.com
DS90CF384A/DS90CF364A
AC
タイ ング図
(
つづき
)
ミ
图2： “ 16灰度”测试图案（ DS90CF384A ） （注
5, 6, 7, 8)
”
http://www.national.com
4
DS90CF384A/DS90CF364A
AC
タイ ング図
(
つづき
)
ミ
图3： “ 16灰度”测试图案（ DS90CF364A ） （注
5, 6, 7, 8)
”
注5 ：
注6 ：
注7 ：
注8 ：
ワース ケースパタ
ト
ーンはデバイ
スのデジル回路， LVDS
I / OとTTL I / O
が最も グルする う
タ
ト
よ に考え
られています。
16
階調テス パタ
ト
ーンは
液晶显示
ディ プレ の代表的パタ
ス イ
ーンにおけるデバイ
スの消費電力を算定するための
ものです。このパタ
ーンは
16
の縦ス ラ プ
ト イ
のグループがディ
スプレ に並ぶよ に信号を近似しています。
イ
う
图1
？图
3
と に立ち下が エッ
も
り ジス ローブの場合です
（ TXCLK IN / RXCLK OUT）。
ト
推奨ピ
ンアサイ
ンですが、独自のアサイ
ンにする事も可½です。
图4. DS90CF384A / DS90CF364A （接收器） CMOS / TTL输出负载和转换时间
图5. DS90CF384A / DS90CF364A （接收器）建立/保持和高/低时报
5
http://www.national.com
DS90C363 / DS90CF364 + 3.3V可编程LVDS的18位彩色平板显示器（ FPD ）
链接 - 65 MHz的
1999年9月
DS90C363/DS90CF364
+ 3.3V可编程LVDS发射器18位平板
显示器（FPD ）链接 - 65 MHz时， + 3.3V LVDS接收器
18位平板显示器（ FPD ）链接 - 65 MHz的
概述
在DS90C363发射器转换CMOS / TTL的21位
数据分成三个LVDS（低压差分信号）
数据流。锁相传输时钟在发送
有超过四分之一的LVDS链路的数据流并行。一切
输入数据的传输时钟的周期的21比特采样
并发送。该DS90CF364接收器将
LVDS数据流返回到的CMOS / TTL数据21位。在
65兆赫，发送时钟频率18位的RGB数据
和LCD定时和控制数据的3位（ FPLINE ，
FPFRAME ， DRDY ）以每455 Mbps的速率发送
LVDS数据信道。使用65 MHz的时钟，数据吞吐量
放是170兆字节/秒。该变送器提供与亲
可编程边沿数据选通信号与一个方便的接口
各种图形控制器。变送器可以亲
编程为上升沿频闪或下降沿频闪
通过一个专用引脚。上升沿变送器接口
与下降沿接收器（ DS90CF364 ）无操作
任何转换逻辑。
该芯片组是解决EMI和电缆尺寸的理想方式
宽，高速TTL接口相关的问题。
特点
n
20至65 MHz的移位时钟支持
n
可编程发射器（ DS90C363 ）频闪选择
（上升沿或下降沿脉冲）
n
3.3V单电源供电
n
芯片组（ TX + Rx）的功耗
＆ LT ;
250毫瓦（典型值）
n
掉电模式（
＆ LT ;
0.5毫瓦总）
n
每个时钟XGA单像素（ 1024×768）准备
n
支持VGA ，SVGA，XGA或更高的寻址能力。
n
高达170兆字节/秒带宽
n
高达1.3 Gbps的吞吐量
n
窄总线减少了线缆的尺寸和成本
n
290 mV的LVDS摆幅低EMI器件
n
PLL无需外部元件
n
薄型48引脚TSSOP封装
n
下降沿数据选通接收器
n
兼容的TIA / EIA - 644 LVDS标准
n
ESD额定值
＆ GT ;
7千伏
n
工作温度： -40℃ + 85℃
方框图
应用
DS012886-14
三州
是美国国家半导体公司的注册商标。
1999美国国家半导体公司
DS012886
www.national.com
绝对最大额定值
（注1 ）
如果是用于军事/航空航天特定网络版设备是必需的，
请向美国国家半导体销售办事处/
经销商咨询具体可用性和规格。
电源电压（V
CC
)
CMOS / TTL输入电压
CMOS / TTL输出电压
LVDS接收器输入电压
LVDS驱动器输出电压
LVDS输出短路
长短
结温
储存温度
焊接温度
（焊接， 4秒）
最大封装功耗
MTD48 （ TSSOP ）封装：
0.3V
0.3V
0.3V
0.3V
-0.3V至+ 4V
到（Ⅴ
CC
+ 0.3V)
到（Ⅴ
CC
+ 0.3V)
到（Ⅴ
CC
+ 0.3V)
到（Ⅴ
CC
+ 0.3V)
DS90C363
DS90CF364
套餐降额：
DS90C363
DS90CF364
ESD额定值
（ HBM ， 1.5 kΩ的， 100 pF的）
1.98 W
1.89 W
16毫瓦/ C以上+ 25℃
15毫瓦/ C以上+ 25℃
＆ GT ;
7千伏
推荐工作
条件
电源电压（V
CC
)
经营自由的空气
温度（T
A
)
接收器输入范围
电源噪声电压（V
CC
)
民
3.0
40
0
喃
3.3
+25
最大
3.6
+85
2.4
100
单位
V
C
V
mV
PP
连续
+150C
-65 ° C至+ 150°C
+260C
容量25℃
电气特性
在推荐，除非另有规定工作电源和温度范围内。
符号
V
IH
V
IL
V
OH
V
OL
V
CL
I
IN
I
OS
V
OD
V
OD
V
OS
V
OS
I
OS
I
OZ
V
TH
V
TL
I
IN
参数
高电平输入电压
低电平输入电压
高电平输出电压
低电平输出电压
输入钳位电压
输入电流
输出短路电流
差分输出电压
改变V
OD
间
免费提供输出国家
失调电压（注4 ）
改变V
OS
条件
民
2.0
GND
典型值
最大
V
CC
0.8
单位
V
V
V
V
V
A
mA
mV
mV
V
mV
mA
A
mV
mV
A
A
mA
mA
mA
mA
mA
mA
CMOS / TTL DC规格
I
OH
= -0.4毫安
I
OL
= 2毫安
I
CL
= -18毫安
V
IN
= V
CC
，GND， 2.5V或0.4V
V
OUT
= 0V
R
L
= 100
2.7
3.3
0.06
0.79
0.3
1.5
±
5.1
60
250
345
±
10
120
450
35
LVDS DC规格
1.125
1.25
1.375
35
间
V
OUT
= 0V ，R
L
= 100
PWR DWN = 0V ，
V
OUT
= 0V或V
CC
V
CM
= +1.2V
100
V
IN
= +2.4V, V
CC
= 3.6V
V
IN
= 0V, V
CC
= 3.6V
3.5
免费提供输出国家
输出短路电流
产量
三州
当前
5
±
1
±
10
+100
差分输入高阈值
差分输入阈值低
输入电流
±
10
±
10
F = 32.5兆赫
F = 37.5兆赫
F = 65 MHz的
F = 32.5兆赫
F = 37.5兆赫
F = 65 MHz的
31
32
42
23
28
31
45
50
55
35
40
45
变送器供电电流
ICCTW
变送器电源电流，最坏
例
R
L
= 100,
C
L
= 5 pF的，最差
案例模式
（图
1, 3
)
, T
A
= -40°C至
+85C
R
L
= 100,
C
L
= 5 pF的， 16
灰度模式
（图2，图3） ，
T
A
=
-40 ° C至+ 85°C
ICCTG
变送器电源电流， 16
灰度
3
www.national.com
电气特性
符号
ICCTZ
参数
变送器供电电流
掉电
接收器电源电流
ICCRW
接收器电源电流，最坏
例
（续）
在推荐，除非另有规定工作电源和温度范围内。
条件
PWR DWN =低
在驱动器输出
三州
下
掉电模式
C
L
= 8 pF的，最差
案例模式
（图
1, 4 ),
T
A
= -40°C至
+85C
C
L
= 8 PF， 16
灰度模式
（图2,4 ） ，
T
A
=
-40 ° C至+ 85°C
PWR DWN =低
接收器输出时保持低位
掉电模式
注1 ：
“绝对最大额定值”是那些价值超过该设备的安全性不能得到保证。它们不意味着暗示该设备
应该在这些限制条件下运行。的“电气特性”表中指定的设备运行状况。
注2 ：
典型值给出了V
CC
= 3.3V和T
A
= +25C.
注3 ：
电流进入器件引脚被定义为正。当期开出的器件引脚定义为负。电压参考地，除非另有试样
田间（除V
OD
和
V
OD
).
注4 ：
V
OS
以前称为V
CM
.
民
典型值
10
最大
55
单位
A
变送器供电电流
F = 32.5兆赫
F = 37.5兆赫
F = 65 MHz的
F = 32.5兆赫
F = 37.5兆赫
F = 65 MHz的
49
53
78
28
30
43
10
65
70
105
45
47
60
55
mA
mA
mA
mA
mA
mA
A
ICCRG
接收器电源电流， 16
灰度
ICCRZ
接收器电源电流
掉电
www.national.com
4
发射器的开关特性
在推荐的工作电源和-40℃至+ 85℃范围内，除非另有说明
符号
LLHT
LHLT
TCIT
TCCS
TPPos0
TPPos1
TPPos2
TPPos3
TPPos4
TPPos5
TPPos6
TCIP
TCIH
TCIL
TSTC
THTC
TCCD
tPLLS
TPDD
参数
LVDS低到高的转变时间
（图3）
LVDS高向低转换时间
（图3）
TXCLK过渡时期
（图5）
TXOUT通道至通道偏移
（图6）
对于第0位变送器输出脉冲位置
（图17）
对于第1位变送器输出脉冲位置
对于第2位变送器输出脉冲位置
对于第3位变送器输出脉冲位置
对于第4位变送器输出脉冲位置
对于第5位变送器输出脉冲位置
对于第6位变送器输出脉冲位置
TXCLK期
（图7）
TXCLK高时间
（图7）
TXCLK低时间
（图7）
口TxIN安装程序TXCLK IN
（图7）
口TxIN保持到TXCLK IN
（图7）
TXCLK IN到TXCLK输出延迟25°C ，V
CC
= 3.3V
（图9）
发送锁相环集
（图11）
发射机关机延迟
（图15）
F = 65 MHz的
F = 65 MHz的
0.4
1.8
4.0
6.2
8.4
10.6
12.8
15
0.35T
0.35T
2.5
0
3.0
3.7
5.5
10
100
250
0
2.2
4.4
6.6
8.8
11.0
13.2
T
0.5T
0.5T
0.3
2.5
4.7
6.9
9.1
11.3
13.5
50
0.65T
0.65T
民
典型值
0.75
0.75
最大
1.5
1.5
5
单位
ns
ns
ns
ps
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ms
ns
5
www.national.com
DS90CF384A/DS90CF364A
＋
3.3V LVDS
レシーバ
24位平板显示器（ FPD ）链路的65MHz
＋
3.3V LVDS
レシーバ
18位平板显示器（ FPD ）链路的65MHz
2000
年
11
月
19960919
23685
ds100870
转换为nat2000 DTD
更新PID源，以反映基础段
修改RSKM和规范文字。 383A作为德克萨斯（ MH ） 。
错字纠正功能（ JFG ）
格式更正（ JFG ）
加入FBGA封装方式（ JFG ）
加的直流规格为PD引脚（ CW）
添加脚注和修改数据
初步去除，改为发布。
更新时间诊断10087025
添加新的页面到现有1页
固定pid.info的管理。信息部分。 RSKM中删除的条件和修复的Tx和Rx表。
11700
DS90CF384A/DS90CF364A
＋
3.3V LVDS
レシーバ
24位平板显示器（ FPD ）链路的65MHz
＋
3.3V LVDS
レシーバ
18位平板显示器（ FPD ）链路的65MHz
概要
レシーバ
DS90CF384A
は、4 ペアの
LVDS
データス リーム
ト
(
最大スループッ
1.8Gbps、バン
ト
ド幅
227MB/sec)
を
28
ビ ト
ッ
の
CMOS / TTL
パラ
レルデータ
(RGB24
ビ ト び
HSYNC “
ッ およ
VSYNC ， CNTLのビ4
ト)に変換します。
DE “
ッ
またDS90CF364A
3
は、 ペアの
LVDS
データ ス リーム( 最大スループッ
ト
ト1.3Gbps、
バン
ド幅
170MB/sec)
を
21
ビ トの
CMOS / TTL
パラ
ッ
レルデー
タ
(RGB18
ビ ト
ッ および
HSYNC ， VSYNC ， DE
の
3
ビ ト
)
に
ッ
変換します。どち
らのレシーバも、出力は立ち下がりエッ
ジス
ト
ローブです。この立ち下がりエッ
ジス ローブのレシーバは、
ト
立ち上がりエッ
ジス ローブも く
ト
し は立ち下がりエッ
ジス ロー
ト
ブのラミタ（ DS90C383A / DS90C363A ）と変换回路な
ト ンス ッ
しで
接続可½です。
DS90CF384A/DS90CF364A
は前世代のレシーバから機½が強
化され、レシーバ出力端でのデータ有効時間が長く り した。
なま
DS90CF384A
は、
ボール数
64、
ッ
ピ チ間隔
0.8mm
の
FBGA （精细
间距球栅阵列）
パ ケージで
ッ
も供給されます。
このパ ケー
ッ
ジ
を½用する
と、56 ピ
TSSOP
パ ケージに比べてプリ ト基板
ン
ッ
ン
の実装面積に
して
44％小さ
な ます。
く り
このチ プセ ト
ッ ッ はバス幅が広く高速な
TTL
イ タ
ン フェースで問題
と
なっている
EMI
やケーブルサイ
ズの解決に理想的です。
特長
■
■
■
■
■
■
■
■
■
■
■
ク ッ
ロ ク周波数
20
65MHz
に対応
50％デューテ
サイ ルのレシーバク ッ
ィ
ク
ロ ク出力
高性½セ ト ッ
/
ホール
ッア プ
ドタ ム
（ RxOUTPUT ）
イ
65MHz
グ スケール表示においてレシーバの消費電力
レイ
142mW
以下
（典型值）
W
パワーダウ ドにおいてレシーバの消費電力
200μ
以
ン モー
下
（最大）
ESD
耐圧
7kV
以上
(
人½モデル
)、700V
以上
（ EIAJ ）
VGA ，SVGA，XGA
そ
してデュアル セル
SXGA
の高
ピク
解像度をサポー
ト
PLL
は外付け部品不要
TIA / EIA- 644 LVDS
標準準拠
高密度実装を可½にする
56
ピ または
48
ピ
TSSOP
パ
ン
ン
ッ
ケージ
DS90CF384A
は
64
ピ
ン、0.8mm ピ チの
FBGA
パ ケージ
ッ
ッ
で
も供給
ブロ ク図
ッ
DS90CF384A
DS90CF364A
订单号DS90CF384AMTD或DS90CF384ASLC
见NS包装数MTD56或SLC64A
订单号DS90CF364AMTD
见NS包装数MTD48
20001117
三州
はナシ ナル セ コ ダク ー社の登録商標です。
ョ
ミ ン タ
美国国家半导体公司
1
印在日本NSJ 8/2001
DS90CF384A/DS90CF364A
絶対最大定格
（注1 ）
本データ トには軍用航空宇宙用の規格は記載されていません。
シー
関連する電気的信頼性試験方法の規格を参照下さい。
SLC （ FBGA ）
パ ケージ
:
ッ
DS90CF384A
＊周囲温度＋
25
℃を超える場合は、
DS90CF384AMTD
DS90CF364AMTD
DS90CF384ASLC
を減じて ださい。
く
ESD
耐圧
（ HBM ， 1.5 kΩ的，
100 pF的）
（ EIAJ ，
0Ω、
200 pF的）
＞
7kV
＞
700V
12.4mW/
℃
15mW/
℃
10.2mW/
℃
2.0W
電源電圧
(V
CC
)
CMOS / TTL
入力電圧
CMOS / TTL
出力電圧
LVDS
レシーバ入力電圧
PN
接合温度
保存温度範囲
許容リ ド温度
(
ハンダ付け
4
秒
)
ー
ハン リ
ダ フロー温度
（ FBGA
で
20
秒
)
最大パ ケージ許容損失
(
＋
25
℃のと
ッ
き)
MTD56(TSSOP)
パ ケージ
:
ッ
DS90CF384A
MTD48(TSSOP)
パ ケージ
:
ッ
DS90CF364A
0.3V
＋
4V
0.3V
V
CC
＋
0.3V
0.3V
V
CC
＋
0.3V
0.3V
V
CC
＋
0.3V
＋
150
℃
65
℃＋
150
℃
＋
260
℃
＋
220
℃
推奨動½条件
1.61W
電源電圧
(V
CC
)
1.89W
動½周囲温度
(T
A
)
レシーバ入力電圧範囲
電源ノ ズ電圧
(V
CC
)
イ
最小値 標準値 最大値
3.0
10
0
3.3
＋
25
3.6
＋
70
2.4
100
単½
V
℃
V
mV
PP
電気的特性
特記のない限り、推奨動½電源電圧お び動½温度範囲に対して適用。
よ
符号
参数
条件
CMOS / TTL DC规格（管脚的PowerDown ）
高电平输入电压
V
IH
低电平输入电压
V
IL
输入钳位电压
I
CL
＝
18毫安
V
CL
输入电流
V
IN
＝
0.4V ， 2.5V或V
CC
I
IN
V
IN
＝
GND
CMOS / TTL DC规格
V
OH
高电平输出电压
I
OH
＝
0.4毫安
低电平输出电压
I
OL
＝
2毫安
V
OL
输出短路电流
V
OUT
＝
0V
I
OS
LVDS接收器DC规格
V
TH
差分输入高阈值
V
CM
＝＋
1.2V
差分输入阈值低
V
TL
输入电流
V
IN
＝＋
2.4V, V
CC
＝
3.6V
I
IN
V
IN
＝
0V, V
CC
＝
3.6V
接收器电源电流
ICCRW接收机电源电流
C
L
＝
8 pF的，
f
＝
32.5兆赫
最坏的情况下
最坏的情况下格局，
f
＝
37.5兆赫
DS90CF384A （图1中，f
＝
65兆赫
4)
f
＝
32.5兆赫
ICCRW接收机电源电流
C
L
＝
8 pF的，
最坏的情况下
最坏的情况下格局，
f
＝
37.5兆赫
DS90CF364A （图1中，f
＝
65兆赫
4)
f
＝
32.5兆赫
ICCRG接收机电源电流，
C
L
＝
8 pF的，
16灰阶
16灰度模式，
f
＝
37.5兆赫
（图2 ，3，4 ）
f
＝
65兆赫
ICCRZ
接收器电源电流
掉电
＝
低
掉电
接收器输出时保持低位
掉电模式
民
2.0
GND
典型值
最大
单位
V
V
V
A
μ
A
μ
V
V
mA
mV
mV
A
μ
A
μ
mA
mA
mA
mA
mA
mA
mA
mA
mA
A
μ
10
2.7
V
CC
0.8
0.79
1.5
＋
1.8
＋
10
0
3.3
0.06
60
0.3
120
＋
100
100
±
10
±
10
49
53
81
49
53
78
28
30
43
10
65
70
105
55
60
90
45
47
60
55
http://www.national.com
2
DS90CF384A/DS90CF364A
電気的特性
(
つづき
)
注1 ：
注2 ：
注3 ：
「絶対最大定格」と
は、この範囲を超える デバイ
と
スの安全性が保証されないリ ッ
ミ ト値をいい、これらのリ ッ
ミ ト値でデバイ
スが動½する と
こ を意味する
も
のではあ ません。 電気的特性の表にデバイ
り
スの実動½条件を記載しています。
よ
代表値
（典型值）
は全て
V
CC
＝
3.3V
、お び
T
A
＝＋
25
℃で得られる最も標準的な数値です。
デバイ
ス端子に流れ込む電流は正、デバイ
ス端子から流れ出る電流は負と定義されます。V
OD
とΔV
OD
以外、全ての電圧値はグラ ン
ウ ド端子を基準と
します。
レシーバスイ
ッチング特性
特記のない限り、推奨動½電源電圧お び動½温度範囲に対して適用。
よ
符号
CLHT
CHLT
RSPos0
RSPos1
RSPos2
RSPos3
RSPos4
RSPos5
RSPos6
RSKM
RCOP
RCOH
RCOL
RSRC
RHRC
碾压混凝土坝
RPLLS
RPDD
注4 ：
参数
CMOS / TTL低到高的转变时间（图4 ）
CMOS / TTL高向低转换时间（图4 ）
接收器的第0位（图11 ， 12 ）选通输入位置F
＝
65兆赫
对于第1位接收器输入选通位置
对于第2位接收器输入选通位置
对于3位接收器输入选通位置
对于第4位接收器输入选通位置
对于5位接收器输入选通位置
对于第6位接收器输入选通位置
RXIN偏移容限（注4 ） （图13 ）
RXCLK超时周期（图5 ）
RXCLK输出高电平时间（图5 ）
RXCLK输出低电平时间（图5 ）
RXOUT安装到RXCLK OUT （图5 ）
RXOUT保持到RXCLK OUT （图5 ）
RXCLK IN至RXCLK输出延迟25
℃
, V
CC
＝
3.3V （图6）
接收机锁相环设置（图7）
接收器断电延时（图10 ）
f
＝
65兆赫
f
＝
65兆赫
民
典型值
2
1.8
最大
5
5
1.4
3.6
5.8
8.0
10.2
12.4
14.6
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ps
0.7
2.9
5.1
7.3
9.5
11.7
13.9
400
15
5.0
5.0
4.5
4.0
3.5
1.1
3.3
5.5
7.7
9.9
12.1
14.3
T
7.6
6.3
7.3
6.3
5.0
50
9.0
9.0
ns
ns
ns
ns
ns
7.5
10
1
ns
ms
s
μ
レシーバスキューマージ レシーバ入力でのサン ン
ンは
プリ グに必要な有効デー
タ範囲と定義されます。このマージ
ンは
DS90C383A
の ラ ミ タ
ト ンス ッ パル
スポジシ ン
（ TPPos分と最大）と
ョ
レシーバの入力セ ト ッ
/
ホール
ッア プ
ドタ ム
(
内部のデータ
イ
サンプリ グ枠
RSPos ）
によ 導き出されています。 別
ン
り
の ラ ミ タが½われる場合の
RSKM
は異な ます。このマージ
ト ンス ッ
り
ンは
LVDS
配線スキュー、符号間干渉
ISI （
ケーブルのタ プ
イ と長さ り り
によ 異な ます。
)
と ロ ク ッ
クッ·ジタ（ 250PS以下
)
に り
よ 減少します。
AC
タイ ング図
ミ
图1： “最坏情况”测试模式
”
3
http://www.national.com
DS90CF384A/DS90CF364A
AC
タイ ング図
(
つづき
)
ミ
图2： “ 16灰度”测试图案（ DS90CF384A ） （注
5, 6, 7, 8)
”
http://www.national.com
4
DS90CF384A/DS90CF364A
AC
タイ ング図
(
つづき
)
ミ
图3： “ 16灰度”测试图案（ DS90CF364A ） （注
5, 6, 7, 8)
”
注5 ：
注6 ：
注7 ：
注8 ：
ワース ケースパタ
ト
ーンはデバイ
スのデジル回路， LVDS
I / OとTTL I / O
が最も グルする う
タ
ト
よ に考え
られています。
16
階調テス パタ
ト
ーンは
液晶显示
ディ プレ の代表的パタ
ス イ
ーンにおけるデバイ
スの消費電力を算定するための
ものです。このパタ
ーンは
16
の縦ス ラ プ
ト イ
のグループがディ
スプレ に並ぶよ に信号を近似しています。
イ
う
图1
？图
3
と に立ち下が エッ
も
り ジス ローブの場合です
（ TXCLK IN / RXCLK OUT）。
ト
推奨ピ
ンアサイ
ンですが、独自のアサイ
ンにする事も可½です。
图4. DS90CF384A / DS90CF364A （接收器） CMOS / TTL输出负载和转换时间
图5. DS90CF384A / DS90CF364A （接收器）建立/保持和高/低时报
5
http://www.national.com
QQ：2881677436 复制
