DS87C530/DS83C530
EPROM / ROM微与实时时钟
www.dalsemi.com
特点
80C52-compatible
- 8051指令集兼容
- 4个8位I / O端口
- 3个16位定时器/计数器
- 256字节暂存RAM
大容量片上存储器
- 16 KB EPROM （ OTP ）
- 1 KB额外的片上SRAM用于MOVX
ROMSIZE功能
- 选择有效的从片上ROM大小
0至16kB的
- 允许访问整个外部存储器
地图
- 通过软件动态调整
- 可作为外接闪光灯引导块
非易失性功能
-
片上实时时钟W /闹钟
打断
-
备用电池支持1 KB的SRAM
高速架构
- 4个时钟/机器周期（ 8051 = 12 ）
- 运行DC至33 MHz的时钟速率
- 在121 ns单周期指令
- 双数据指针
- 可选变长MOVX访问
快/慢RAM /外设
电源管理模式
- 可编程的时钟源降低功耗
- 从运行（晶体/ 64 ）或（水晶/ 1024 ）
- 提供自动化硬件和软件
出口
EMI抑制模式禁止ALE
两个全双工硬件串行端口
高集成控制器包括：
- 掉电复位
- 预警电源故障中断
- 可编程看门狗定时器
14个中断源， 6个外部
包装外形
7
8
1
47
46
达拉斯
DS87C530
DS83C530
20
21
33
34
52引脚PLCC
52引脚CER QUAD
39
27
40
26
达拉斯
DS87C530
DS83C530
52
14
1
13
52引脚TQFP概要
1 44
112299
DS87C530/DS83C530
描述
在DS87C530 / DS83C530 EPROM / ROM微与实时时钟是8051兼容
微控制器的基础上，达拉斯高速核心。它使用每个指令周期4个时钟周期，而不是12
使用标准的8051还提供了外设的独特组合没有被广泛使用在其他
处理器。它们包括一个片上实时时钟（ RTC）和备用电池支持的片上
1K ×8 SRAM 。新的电源管理模式让软件选择降低功率运行
而仍在处理。
高性能的微控制器内核，实时时钟，电池供电的SRAM ，以及组合
电源管理使DS87C530 / DS83C530的理想仪器和便携式应用。它
还提供了其他的达拉斯高速微控制器发现一些外设。这包括两个
独立的串行端口， 2个数据指针，片上功率掉电检测和监控
看门狗定时器。
电源管理模式（ PMM ），允许软件选择较低的CPU时钟。虽然默认操作
使用每个机器周期4时钟， PMM运行的处理器每个周期64或1024的时钟。有一
相应的降低了功耗，当处理器速度放缓。
EMI抑制功能让软件选择的减排模式。这将禁用ALE
信号时，它是不需要的。
该DS83C530是专为大批量的DS87C530的工厂掩膜ROM版本，成本
敏感的应用。它是在所有方面的DS87C530相同的，所不同的是EPROM的16kB的是
由用户提供的应用程序替换。在DS87C530的功能的所有引用将适用于
在DS83C530 ，除特别注明EPROM特定的功能。请联系您当地的
Dallas Semiconductor公司的销售代表，订购信息。
注： DS87C530 / DS83C530是一个单片器件。用户必须提供外部电池或只有超级
帽和32.768 kHz的晶振计时已经永久供电报时或非易失性
内存。在DS87C530 / DS83C530提供了所有管理所需的支持和开关电路
这些资源。
订购信息
产品型号
DS87C530-QCL
DS87C530-QNL
DS87C530-KCL
DS87C530-ECL
DS87C530-ENL
DS83C530-QCL
DS83C530-QNL
DS83C530-ECL
DS83C530-ENL
包
52引脚PLCC
52引脚PLCC
52引脚窗CERQUAD
52引脚TQFP
52引脚TQFP
52引脚窗CERQUAD
52引脚TQFP
52引脚TQFP
52引脚TQFP
马克斯。时钟
速度
33兆赫
33兆赫
33兆赫
33兆赫
33兆赫
33兆赫
33兆赫
33兆赫
33兆赫
温度范围
0 ° C至70℃
-40 ° C至+ 85°C
0 ° C至70℃
0 ° C至70℃
-40 ° C至+ 85°C
0 ° C至70℃
-40 ° C至+ 85°C
0 ° C至70℃
-40 ° C至+ 85°C
2 44
DS87C530/DS83C530
DS87C530 / DS83C530框图
图1
引脚说明
表1
PLCC
52
1, 25
29
26
12
TQFP
45
18, 46
22
19
5
信号
名字
V
CC
GND
V
CC2
GND2
RST
描述
V
CC
- +5V.
处理器供电。
GND
- 处理器的数字电路的地。
V
CC2
- + 5V实时时钟供电。 V
CC2
从V隔离
CC
to
从数字噪声隔离RTC 。
GND2
- 实时时钟电路接地。
RST - 输入。
该引脚包含一个施密特输入电压
识别外部高电平有效复位输入。该引脚还采用
内部下拉电阻，以允许有线的组合
或外部复位源。不是必需的RC为电，作为
该装置内部提供了这个功能。
XTAL1 ， XTAL2
- 晶体振荡器引脚提供支持
并联谐振， AT切晶体。 XTAL1也作为一个输入，如果
有一个地方晶体的外部时钟源。 XTAL2是
晶体放大器的输出端。
23
24
16
17
XTAL2
XTAL1
3 44
DS87C530/DS83C530
PLCC
38
TQFP
31
信号
名字
PSEN
PSEN
描述
- 输出。
程序存储使能输出。这个信号是一个
芯片启用可选的外部ROM的内存。
PSEN
将
提供一个低电平脉冲和被驱动为高时，外部
ROM没有被访问。
ALE - 输出。
地址锁存使能输出锁存
外部地址的LSB从复用地址/数据总线上
的端口0 ，这个信号被共同连接到锁存使能
外置373系列透明锁存器。 ALE具有的脉冲宽度
1.5 XTAL1周期，周期为4 XTAL1周期。 ALE是
迫使高当设备处于复位状态。 ALE可
残疾人和强迫高通过写ALEOFF = 1 （ PMR.2 ） 。 ALE
在外部存储器独立ALEOFF的工作
访问。
端口0 （ AD0-7 ） - I / O 。
端口0是一个开漏， 8位双向
I / O端口。作为一个复用端口0可以作为函数
复用的地址/数据总线访问片外存储器。中
当ALE为高时， LSB的一个存储器地址是在时间
呈现。当ALE下降为逻辑0时，端口转换到双
双向数据总线。这个总线是用来读取外部ROM和
读/写外部RAM存储器或外设。当用作用于
内存总线，端口为高电平有效的驱动程序。复位
端口0的条件是三态。上拉电阻，需要时
使用端口0作为I / O端口。
端口1 - I / O 。
端口1用作两个8位双向I / O的
端口和定时器2的I / O，新的替代功能界面
外部中断，以及新的串行端口1的复位条件
P1口是所有位为逻辑1。在这种状态下，弱上拉举行
港口高。这个条件也作为一个输入模式中，因为
任何外部电路写入端口将克服薄弱
上拉。在软件写一个0到任何端口，器件将
激活强下拉，留在直到一1
书面或复位。写1后，该端口已经处于0
会引起强烈的过渡司机打开，随后
维持弱上拉。一旦瞬时强大的推动力圈
断，端口将再次输出高电平（输入）状态。该
端口1备用模式概述如下。
端口复用
功能
P1.0 T2
外部I / O定时器/计数器2
P1.1 T2EX
定时器/计数器2捕捉/重装触发
P1.2 RXD1
串行端口1输入
P1.3 TXD1
串行端口1输出
P1.4 INT2
外部中断2 （上升沿检测）
外部中断3 （负边沿检测）
P1.5
INT3
P1.6 INT4
外部中断4 （上升沿检测）
P1.7
INT5
外部中断5 （负边沿检测）
4 44
39
32
ALE
50
49
48
47
46
45
44
43
43
42
41
40
39
38
37
36
P0.0 （ AD0 ）
P0.1 （ AD1 ）
P0.2 （ AD2 ）
P0.3 （ AD3 ）
P0.4 （ AD4 ）
P0.5 （ AD5 ）
P0.6 （ AD6 ）
P0.7 （ AD7 ）
3-10
48-52,
1-3
P1.0 - P1.7
3
4
5
6
7
8
9
10
48
49
50
51
52
1
2
3
DS87C530/DS83C530
PLCC
30
31
32
33
34
35
36
37
TQFP
23
24
25
26
27
28
29
30
信号
名字
P2.0 （ AD8 ）
P2.1 （ AD9 ）
P2.2 （ AD10 ）
P2.3 （ AD11 ）
P2.4 （ AD12 ）
P2.5 （ AD13 ）
P2.6 （ AD14 ）
P2.7 （ AD15 ）
描述
端口2 （ A8-15 ） - I / O 。
端口2是一个双向I / O口。复位
端口2的状态为逻辑高电平。在这种状态下，弱上拉举行
港口高。这个条件也作为一个输入模式中，因为
任何外部电路写入端口将克服薄弱
上拉。在软件写一个0到任何端口，器件将
激活强下拉，留在直到一1
书面或复位。写1后，该端口已经处于0
会引起强烈的过渡司机打开，随后
维持弱上拉。一旦瞬时强大的推动力圈
断，端口将再次同时输出高电平和输入状态。
作为一个复用功能端口2可以作为MSB功能
外部地址总线。该总线可以用来读取外部ROM
和读/写外部RAM存储器或外设。
端口3 - I / O 。
端口3既可以作为8位双向I / O
端口和外部中断的备用功能接口，
串行端口0 ，定时器0和1的投入，
RD
和
WR
选通信号。该
端口3的复位条件是与所有位为逻辑1。在这种状态下，一个
弱上拉拥有港口高。这个条件也作为
输入模式中，因为任何外部电路，写入端口将
克服弱上拉。在软件写一个0到任何端口
针，即保留在该装置将激活强下拉
直到1写入或复位。后写1
端口一直为0，将引起强烈的过渡司机打开，
其次是持续走弱的上拉。一旦瞬间
强大的驱动器关闭，端口将再次同时输出
高输入状态。端口3的替代模式概述
下文。
端口复用
功能
P3.0 RXD0
串口0的输入
P3.1 TXD0
串行端口0输出
外部中断0
P3.2
INT0
P3.3
INT1
外部中断1
P3.4 T0
定时器0外部输入
P3.5 T1
定时器1外部输入
P3.6
WR
外部数据存储器写选通
外部数据存储器读选通
P3.7
RD
EA
- 输入。
连接到地使用外部ROM 。国内
RAM是仍然可以访问通过寄存器设置。连
到V
CC
使用内部ROM 。
V
BAT
- 输入。
连接到保持SRAM中的电源
和RTC当V
CC
＆ LT ; V
BAT
。可被连接到3V的锂
电池或超级电容。连接到GND ，如果电池将不被使用
与设备。
15-22
8-15
P3.0 - P3.7
15
16
17
18
19
20
21
22
42
8
9
10
11
12
13
14
15
35
EA
51
44
V
BAT
5 44
DS87C530/DS83C530
EPROM / ROM微控制器与
实时时钟
www.maxim-ic.com
特点
80C52兼容
与8051指令集兼容
4个8位I / O端口
3个16位定时器/计数器
256字节暂存RAM
大容量片上存储器
16kB的EPROM （ OTP ）
1kB的额外的片上SRAM用于MOVX
ROMSIZE特点
从选择有效的片上ROM大小
0至16kB的
允许访问整个外部存储器映射
通过软件动态调节
可用作引导块外接闪光灯
非易失性功能
片上实时时钟与闹钟中断
1kB的SRAM的电池备份支持
高速架构
4时钟/机器周期（ 8051 = 12 ）
运行直流到33MHz的时钟速率
在121ns单周期指令
双数据指针
可选变长MOVX来访问
快/慢RAM /外设
电源管理模式
可编程时钟源节省电力
从运行（水晶/ 64 ）或（水晶/ 1024 ）
提供自动硬件和软件退出
EMI抑制模式禁止ALE
两个全双工硬件串行端口
高集成控制器包括：
掉电复位
预警电源故障中断
可编程看门狗定时器
共有14个中断源，6个外部
销刀豆网络gurations
顶视图
7
8
1
47
46
达拉斯
DS87C530
DS83C530
20
21
33
34
PLCC ，带窗口CLCC
39
27
40
26
达拉斯
DS87C530
DS83C530
52
14
1
13
TQFP
该
高速微控制器用户指南
必须
在与此数据表一起使用。下载
于：
www.maxim-ic.com/microcontrollers
.
注意：
该器件的一些修订可能偏离称为勘误表公布的规格。任何器件的多个版本
可能同时获得通过不同的销售渠道。欲了解器件勘误表的信息，请点击这里：
www.maxim-ic.com/errata 。
1 47
REV ： 071107
DS87C530 / DS83C530 EPROM / ROM微控制器，带有实时时钟
订购信息
部分
DS87C530-QCL
DS87C530-QCL+
DS87C530-QNL
DS87C530-QNL+
DS87C530-KCL*
DS87C530-ECL
DS87C530-ECL+
DS87C530-ENL
DS87C530-ENL+
DS83C530-QCL
DS83C530-QCL+
DS83C530-QNL
DS83C530-QNL+
DS83C530-ECL
DS83C530-ECL+
DS83C530-ENL
DS83C530-ENL+
温度范围
0 ° C至+ 70°C
0 ° C至+ 70°C
-40 ° C至+ 85°C
-40 ° C至+ 85°C
0 ° C至+ 70°C
0 ° C至+ 70°C
0 ° C至+ 70°C
-40 ° C至+ 85°C
-40 ° C至+ 85°C
0 ° C至+ 70°C
0 ° C至+ 70°C
-40 ° C至+ 85°C
-40 ° C至+ 85°C
0 ° C至+ 70°C
0 ° C至+ 70°C
-40 ° C至+ 85°C
-40 ° C至+ 85°C
最大时钟
速度
（兆赫）
33
33
33
33
33
33
33
33
33
33
33
33
33
33
33
33
33
PIN- PACKAGE
52 PLCC
52 PLCC
52 PLCC
52 PLCC
52窗CLCC
52 TQFP
52 TQFP
52 TQFP
52 TQFP
52 PLCC
52 PLCC
52 PLCC
52 PLCC
52 TQFP
52 TQFP
52 TQFP
52 TQFP
+
表示无铅/符合RoHS标准的器件。
*
窗式陶瓷LCC封装在本质上是无铅。
2 47
DS87C530 / DS83C530 EPROM / ROM微控制器，带有实时时钟
详细说明
在DS87C530 / DS83C530 EPROM / ROM的微控制器，具有实时时钟（RTC）是8051-
基于Dallas Semiconductor的高速内核兼容的单片机。他们利用每4个时钟
指令周期，而不是所使用的标准的12个8051还提供了独特的混合
没有广泛适用于其它处理器外设。它们包括一个片上RTC和备用电池
一个片上1K ×8 SRAM支持。新的电源管理模式让软件选择
低功率运行，同时仍在处理。
高性能的微控制器内核，RTC电池备份SRAM ，与权力的结合
管理使得DS87C530 / DS83C530的理想仪器和便携式应用。他们还
提供其他达拉斯高速微控制器发现一些外设。这包括两个
独立的串行端口， 2个数据指针，片上功率掉电检测和监控
看门狗定时器。
电源管理模式（ PMM ），允许软件选择较低的CPU时钟。虽然默认操作
使用每个机器周期4时钟， PMM运行的处理器每个周期64或1024的时钟。有一
相应的降低了功耗，当处理器速度放缓。
EMI抑制功能让软件选择的减排模式。这将禁用ALE
信号时，它是不需要的。
该DS83C530是专为大批量的DS87C530的工厂掩膜ROM版本，成本
敏感的应用。它是在所有方面的DS87C530相同的，所不同的是EPROM的16kB的是
由用户提供的应用程序替换。在DS87C530的功能的所有引用将适用于
在DS83C530 ，除特别注明EPROM特定的功能。请联系您当地的
Dallas Semiconductor公司的销售代表，订购信息。
注意：
在DS87C530 / DS83C530的单片器件。用户必须提供外部电池或超级
帽和一个32.768kHz的晶振计时已经永久供电报时或非易失性RAM 。
在DS87C530 / DS83C530提供的所有管理这些必要的支持和开关电路
资源。
3 47
DS87C530 / DS83C530 EPROM / ROM微控制器，带有实时时钟
图1.框图
DS87C530/
DS83C530
引脚说明
针
PLCC
52
1, 25
29
26
12
23
24
TQFP
45
18, 46
22
19
5
16
17
名字
V
CC
GND
V
CC2
GND2
RST
XTAL2
XTAL1
+ 5V处理器供电
处理器数字电路接地
+ 5V RTC供电。
V
CC2
从V隔离
CC
从数字噪声隔离RTC 。
RTC电路接地
复位输入。
该引脚包含一个施密特电压输入来识别外部有源
高复位输入。该引脚还采用了一个内部下拉电阻，以便一个
结合有线或外部复位源。不是必需的RC为电，
作为装置内部提供了这个功能。
晶体振荡器引脚。
XTAL1和XTAL2为并联谐振的支持，
AT切晶体。 XTAL1也作为一个输入中是否有一个外部时钟源
地方的晶体。 XTAL2是晶体放大器的输出端。
功能
4 47
DS87C530 / DS83C530 EPROM / ROM微控制器，带有实时时钟
引脚说明（续）
针
PLCC
38
TQFP
31
名字
PSEN
功能
程序存储使能输出。
此低电平信号芯片使能可选
外部ROM的内存。
PSEN
提供一个低电平有效的脉冲，驱动为高电平时，
外部ROM不被访问。
地址锁存使能输出。
该引脚锁存外部地址LSB从
端口0 ，这个信号被共同连接到多路地址/数据总线
锁存使能的外部373系列透明锁存器。 ALE具有的脉冲宽度
1.5 XTAL1周期，周期为4 XTAL1周期。 ALE被强制为高时，
设备处于复位状态。 ALE可以被禁用，迫使高通过写作
ALEOFF = 1（ PMR.2 ） 。 ALE独立ALEOFF的运作过程中的外部
内存访问。
端口0 （ AD0 - AD7 ） ， I / O 。
端口0是一个开漏， 8位双向I / O口。作为一个
复用端口0可作为复用的地址/数据总线接入功能
片外存储器。期间，当ALE为高时， LSB的一个存储器地址的时间
被提出。当ALE下降为逻辑0时，端口转换到双向数据
总线。这个总线是用来读取外部ROM和读/写外部RAM存储器
或外围设备。当作为存储器总线使用的端口提供高电平有效的驱动程序。
端口0的复位状态是三态。上拉电阻时，需要使用
P0口作为I / O端口。
39
32
ALE
50
49
48
47
46
45
44
43
3
4
5
6
7
43
42
41
40
39
38
37
36
48
49
50
51
52
P0.0 （ AD0 ）
P0.1 （ AD1 ）
P0.2 （ AD2 ）
P0.3 （ AD3 ）
P0.4 （ AD4 ）
P0.5 （ AD5 ）
P0.6 （ AD6 ）
P0.7 （ AD7 ）
P1.0
P1.1
P1.2
P1.3
P1.4
PORT
P1.0
P1.1
P1.2
P1.3
P1.4
P1.5
P1.6
P1.7
备用
T2
T2EX
RXD1
TXD1
INT2
INT3
INT4
INT5
功能
外部I / O定时器/计数器2
定时器/计数器2捕捉/重装触发
串行端口1输入
串行端口1输出
外部中断2 （上升沿检测）
外部中断3 （负边沿检测）
外部中断4 （上升沿检测）
外部中断5 （负边沿检测）
端口1 ， I / O。
端口1既可以作为8位双向I / O端口和一个备用
功能接口，定时器2的I / O，新的外部中断，以及新的串行端口1 。
端口1的复位状态是所有位为逻辑1。在这种状态下，弱上拉
拥有港口高。这个条件也作为一个输入模式中，因为任何外部
电路写入到该端口将克服弱上拉。当软件写一个
0到任何端口，该设备将激活强下拉，一直保持到
无论是写入1或复位。写1后，该端口已经为0，将
引起强烈的过渡司机打开，随后弱的维持上拉。
一旦瞬时强大的驱动器关闭，端口重新变为输出高
（和输入）状态。端口1的备用模式概述如下。
8
9
10
1
2
3
P1.5
P1.6
P1.7
5 47
DS87C530/DS83C530
EPROM / ROM微控制器与
实时时钟
www.maxim-ic.com
特点
§
80C52兼容
与8051指令集兼容
4个8位I / O端口
3个16位定时器/计数器
256字节暂存RAM
大容量片上存储器
16kB的EPROM （ OTP ）
1kB的额外的片上SRAM用于MOVX
ROMSIZE特点
从选择有效的片上ROM大小
0至16kB的
允许访问整个外部存储器映射
通过软件动态调节
可用作引导块外接闪光灯
非易失性功能
片上实时时钟与闹钟中断
1kB的SRAM的电池备份支持
高速架构
4时钟/机器周期（ 8051 = 12 ）
运行直流到33MHz的时钟速率
在121ns单周期指令
双数据指针
可选变长MOVX来访问
快/慢RAM /外设
电源管理模式
可编程时钟源节省电力
从运行（水晶/ 64 ）或（水晶/ 1024 ）
提供自动硬件和软件退出
EMI抑制模式禁止ALE
两个全双工硬件串行端口
高集成控制器包括：
掉电复位
预警电源故障中断
可编程看门狗定时器
共有14个中断源，6个外部
达拉斯是达拉斯半导体公司的注册商标。
马克西姆是Maxim Integrated Products ，Inc.的注册商标。
销刀豆网络gurations
顶视图
7
8
1
47
46
§
§
达拉斯
DS87C530
DS83C530
20
21
33
34
§
PLCC
带窗口的LCC
39
27
§
40
26
§
达拉斯
DS87C530
DS83C530
52
14
§
§
§
1
13
TQFP
§
该
高速微控制器用户指南
必须
在与此数据表一起使用。下载
于：
www.maxim-ic.com/microcontrollers
.
注意：
该器件的一些修订可能偏离称为勘误表公布的规格。任何器件的多个版本
可能同时获得通过不同的销售渠道。欲了解器件勘误表的信息，请点击这里：
www.maxim-ic.com/errata 。
1 46
REV ： 040104
DS87C530 / DS83C530 EPROM / ROM微控制器，带有实时时钟
订购信息
部分
DS87C530-QCL
DS87C530-QNL
DS87C530-KCL
DS87C530-ECL
DS87C530-ENL
DS83C530-QCL
DS83C530-QNL
DS83C530-ECL
DS83C530-ENL
温度范围
0 ° C至+ 70°C
-40 ° C至+ 85°C
0 ° C至+ 70°C
0 ° C至+ 70°C
-40 ° C至+ 85°C
0 ° C至+ 70°C
-40 ° C至+ 85°C
0 ° C至+ 70°C
-40 ° C至+ 85°C
最大
时钟
速度
（兆赫）
33
33
33
33
33
33
33
33
33
PIN- PACKAGE
52 PLCC
52 PLCC
52窗LCC
52 TQFP
52 TQFP
52 PLCC
52 PLCC
52 TQFP
52 TQFP
详细说明
在DS87C530 / DS83C530 EPROM / ROM的微控制器，具有实时时钟（RTC）是8051-
根据达拉斯高速内核兼容的单片机。他们利用每个指令周期4个时钟
所使用的标准8051的12个，而不是它们还提供了外设的独特组合没有被广泛
适用于其它处理器。它们包括用于芯片上的片上RTC和备用电池支持
1K ×8 SRAM 。新的电源管理模式让软件选择降低功率运行
而仍在处理。
高性能的微控制器内核，RTC电池备份SRAM ，与权力的结合
管理使得DS87C530 / DS83C530的理想仪器和便携式应用。他们还
提供其他达拉斯高速微控制器发现一些外设。这包括两个
独立的串行端口， 2个数据指针，片上功率掉电检测和监控
看门狗定时器。
电源管理模式（ PMM ），允许软件选择较低的CPU时钟。虽然默认操作
使用每个机器周期4时钟， PMM运行的处理器每个周期64或1024的时钟。有一
相应的降低了功耗，当处理器速度放缓。
EMI抑制功能让软件选择的减排模式。这将禁用ALE
信号时，它是不需要的。
该DS83C530是专为大批量的DS87C530的工厂掩膜ROM版本，成本
敏感的应用。它是在所有方面的DS87C530相同的，所不同的是EPROM的16kB的是
由用户提供的应用程序替换。在DS87C530的功能的所有引用将适用于
在DS83C530 ，除特别注明EPROM特定的功能。请联系您当地的
Dallas Semiconductor公司的销售代表，订购信息。
注意：
在DS87C530 / DS83C530的单片器件。用户必须提供外部电池或超级
帽和一个32.768kHz的晶振计时已经永久供电报时或非易失性RAM 。
在DS87C530 / DS83C530提供的所有管理这些必要的支持和开关电路
资源。
2 46
DS87C530 / DS83C530 EPROM / ROM微控制器，带有实时时钟
图1.框图
DS87C530/
DS83C530
引脚说明
针
PLCC
52
1, 25
29
26
12
23
24
TQFP
45
18, 46
22
19
5
16
17
名字
V
CC
GND
V
CC2
GND2
RST
XTAL2
XTAL1
+ 5V处理器供电
处理器数字电路接地
+ 5V RTC供电。
V
CC2
从V隔离
CC
从数字噪声隔离RTC 。
RTC电路接地
复位输入。
该引脚包含一个施密特电压输入来识别外部有源
高复位输入。该引脚还采用了一个内部下拉电阻，以便一个
结合有线或外部复位源。不是必需的RC为电，
作为装置内部提供了这个功能。
晶体振荡器引脚。
XTAL1和XTAL2为并联谐振的支持，
AT切晶体。 XTAL1也作为一个输入中是否有一个外部时钟源
地方的晶体。 XTAL2是晶体放大器的输出端。
功能
3 46
DS87C530 / DS83C530 EPROM / ROM微控制器，带有实时时钟
引脚说明（续）
针
PLCC
38
TQFP
31
名字
PSEN
功能
程序存储使能输出。
此低电平信号芯片使能可选
外部ROM的内存。
PSEN
提供一个低电平有效的脉冲，驱动为高电平时，
外部ROM不被访问。
地址锁存使能输出。
该引脚锁存外部地址LSB从
端口0 ，这个信号被共同连接到多路地址/数据总线
锁存使能的外部373系列透明锁存器。 ALE具有的脉冲宽度
1.5 XTAL1周期，周期为4 XTAL1周期。 ALE被强制为高时，
设备处于复位状态。 ALE可以被禁用，迫使高通过写作
ALEOFF = 1（ PMR.2 ） 。 ALE独立ALEOFF的运作过程中的外部
内存访问。
端口0 （ AD0 - AD7 ） ， I / O 。
端口0是一个开漏， 8位双向I / O口。作为一个
复用端口0可作为复用的地址/数据总线接入功能
片外存储器。期间，当ALE为高时， LSB的一个存储器地址的时间
被提出。当ALE下降为逻辑0时，端口转换到双向数据
总线。这个总线是用来读取外部ROM和读/写外部RAM存储器
或外围设备。当作为存储器总线使用的端口提供高电平有效的驱动程序。
端口0的复位状态是三态。上拉电阻时，需要使用
P0口作为I / O端口。
39
32
ALE
50
49
48
47
46
45
44
43
3
4
5
6
7
43
42
41
40
39
38
37
36
48
49
50
51
52
P0.0 （ AD0 ）
P0.1 （ AD1 ）
P0.2 （ AD2 ）
P0.3 （ AD3 ）
P0.4 （ AD4 ）
P0.5 （ AD5 ）
P0.6 （ AD6 ）
P0.7 （ AD7 ）
P1.0
P1.1
P1.2
P1.3
P1.4
PORT
P1.0
P1.1
P1.2
P1.3
P1.4
P1.5
P1.6
P1.7
备用
T2
T2EX
RXD1
TXD1
INT2
INT3
INT4
INT5
功能
外部I / O定时器/计数器2
定时器/计数器2捕捉/重装触发
串行端口1输入
串行端口1输出
外部中断2 （上升沿检测）
外部中断3 （负边沿检测）
外部中断4 （上升沿检测）
外部中断5 （负边沿检测）
端口1 ， I / O。
端口1既可以作为8位双向I / O端口和一个备用
功能接口，定时器2的I / O，新的外部中断，以及新的串行端口1 。
端口1的复位状态是所有位为逻辑1。在这种状态下，弱上拉
拥有港口高。这个条件也作为一个输入模式中，因为任何外部
电路写入到该端口将克服弱上拉。当软件写一个
0到任何端口，该设备将激活强下拉，一直保持到
无论是写入1或复位。写1后，该端口已经为0，将
引起强烈的过渡司机打开，随后弱的维持上拉。
一旦瞬时强大的驱动器关闭，端口重新变为输出高
（和输入）状态。端口1的备用模式概述如下。
8
9
10
4
2
3
P1.5
P1.6
P1.7
4 46
DS87C530 / DS83C530 EPROM / ROM微控制器，带有实时时钟
引脚说明（续）
针
PLCC
30
31
32
33
34
35
36
37
15
16
17
18
19
20
21
22
TQFP
23
24
25
26
27
28
29
30
8
9
10
11
12
13
14
15
名字
P2.0 （ AD8 ）
P2.1 （ AD9 ）
P2.2 （ AD10 ）
P2.3 （ AD11 ）
P2.4 （ AD12 ）
P2.5 （ AD13 ）
P2.6 （ AD14 ）
P2.7 （ AD15 ）
P3.0
P3.1
P3.2
P3.3
P3.4
P3.5
P3.6
P3.7
功能
端口2 （ A8 -A15 ） ， I / O 。
端口2是一个双向I / O口。复位条件
端口2为逻辑高电平。在这种状态下，弱上拉拥有港口高。这种情况
也作为一个输入模式中，因为任何外部电路，写入端口将
克服弱上拉。在软件写一个0到任何端口，设备
将激活强下拉，留在直到1写入或复位
发生。写1后，该端口已经为0，将引起强烈的转型驱动
打开，随后维持弱上拉。一旦瞬时强
驱动器关闭，端口重新成为两个高输出和输入状态。作为一个
复用端口2可以作为外部地址总线的最高位。这
总线可以用来读取外部ROM和读/写外部RAM存储器或
外设。
端口3 ， I / O。
端口3用作两个8位的双向I / O端口和一个
备选功能接口用于外部中断，串口0 ，定时器0和1
输入，并
RD
和
WR
选通信号。端口3的复位状态是所有位在
逻辑1。在这种状态下，弱上拉拥有港口高。这种情况还供应
为输入模式时，由于任何外部电路，写入端口将克服
弱上拉。在软件写一个0到任何端口，该设备将激活
强下拉，直到1写入或复位时剩下的。
写1后，该端口已经为0，将引起强烈的过渡司机打开
上，接着是弱的维持上拉。一旦瞬时强大的驱动程序
关闭，端口将再次同时输出高电平和输入状态。该
端口3复用模式概述如下。
PORT
备用
功能
P3.0
RXD0
串口0的输入
P3.1
TXD0
串行端口0输出
P3.2
INT0
外部中断0
P3.3
INT1
外部中断1
P3.4
T0
定时器0外部输入
P3.5
T1
定时器1外部输入
P3.6
WR
外部数据存储器写选通
P3.7
RD
外部数据存储器读选通
外部访问输入，低电平有效。
连接到地使用外部ROM 。
内部RAM仍然可以访问通过寄存器的设置来决定。连接到V
CC
使用内部ROM 。
V
BAT
输入。
连接到该保持的SRAM和RTC当电源
V
CC
＆ LT ; V
BAT
。可以连接到3V锂电池或超级电容。连接
GND。如果电池将不会与装置一起使用。
计时晶体。
这些引脚之间一个32.768kHz晶振提供时间
基地RTC 。该器件支持为6.0pF和12.5pF的负载电容
所选择的SFR位晶体（后述）。为了防止噪音
影响RTC的RTCX2和RTCX1引脚应该是后卫，墙头
GND2.
未连接。
这些引脚不能连接。它们被保留用于
在家庭未来的设备。
42
35
EA
51
27
28
2, 11, 13,
14, 40,
41
44
20
21
4, 6, 7,
33, 34,
47
V
BAT
RTCX2
RTCX1
北卡罗来纳州
5 46
DS87C530/DS83C530
EPROM / ROM微控制器与
实时时钟
www.maxim-ic.com
特点
§
80C52兼容
与8051指令集兼容
4个8位I / O端口
3个16位定时器/计数器
256字节暂存RAM
大容量片上存储器
16kB的EPROM （ OTP ）
1kB的额外的片上SRAM用于MOVX
ROMSIZE特点
从选择有效的片上ROM大小
0至16kB的
允许访问整个外部存储器映射
通过软件动态调节
可用作引导块外接闪光灯
非易失性功能
片上实时时钟与闹钟中断
1kB的SRAM的电池备份支持
高速架构
4时钟/机器周期（ 8051 = 12 ）
运行直流到33MHz的时钟速率
在121ns单周期指令
双数据指针
可选变长MOVX来访问
快/慢RAM /外设
电源管理模式
可编程时钟源节省电力
从运行（水晶/ 64 ）或（水晶/ 1024 ）
提供自动硬件和软件退出
EMI抑制模式禁止ALE
两个全双工硬件串行端口
高集成控制器包括：
掉电复位
预警电源故障中断
可编程看门狗定时器
共有14个中断源，6个外部
达拉斯是达拉斯半导体公司的注册商标。
马克西姆是Maxim Integrated Products ，Inc.的注册商标。
销刀豆网络gurations
顶视图
7
8
1
47
46
§
§
达拉斯
DS87C530
DS83C530
20
21
33
34
§
PLCC
带窗口的LCC
39
27
§
40
26
§
达拉斯
DS87C530
DS83C530
52
14
§
§
§
1
13
TQFP
§
该
高速微控制器用户指南
必须
在与此数据表一起使用。下载
于：
www.maxim-ic.com/microcontrollers
.
注意：
该器件的一些修订可能偏离称为勘误表公布的规格。任何器件的多个版本
可能同时获得通过不同的销售渠道。欲了解器件勘误表的信息，请点击这里：
www.maxim-ic.com/errata 。
1 46
REV ： 040104
DS87C530 / DS83C530 EPROM / ROM微控制器，带有实时时钟
订购信息
部分
DS87C530-QCL
DS87C530-QNL
DS87C530-KCL
DS87C530-ECL
DS87C530-ENL
DS83C530-QCL
DS83C530-QNL
DS83C530-ECL
DS83C530-ENL
温度范围
0 ° C至+ 70°C
-40 ° C至+ 85°C
0 ° C至+ 70°C
0 ° C至+ 70°C
-40 ° C至+ 85°C
0 ° C至+ 70°C
-40 ° C至+ 85°C
0 ° C至+ 70°C
-40 ° C至+ 85°C
最大
时钟
速度
（兆赫）
33
33
33
33
33
33
33
33
33
PIN- PACKAGE
52 PLCC
52 PLCC
52窗LCC
52 TQFP
52 TQFP
52 PLCC
52 PLCC
52 TQFP
52 TQFP
详细说明
在DS87C530 / DS83C530 EPROM / ROM的微控制器，具有实时时钟（RTC）是8051-
根据达拉斯高速内核兼容的单片机。他们利用每个指令周期4个时钟
所使用的标准8051的12个，而不是它们还提供了外设的独特组合没有被广泛
适用于其它处理器。它们包括用于芯片上的片上RTC和备用电池支持
1K ×8 SRAM 。新的电源管理模式让软件选择降低功率运行
而仍在处理。
高性能的微控制器内核，RTC电池备份SRAM ，与权力的结合
管理使得DS87C530 / DS83C530的理想仪器和便携式应用。他们还
提供其他达拉斯高速微控制器发现一些外设。这包括两个
独立的串行端口， 2个数据指针，片上功率掉电检测和监控
看门狗定时器。
电源管理模式（ PMM ），允许软件选择较低的CPU时钟。虽然默认操作
使用每个机器周期4时钟， PMM运行的处理器每个周期64或1024的时钟。有一
相应的降低了功耗，当处理器速度放缓。
EMI抑制功能让软件选择的减排模式。这将禁用ALE
信号时，它是不需要的。
该DS83C530是专为大批量的DS87C530的工厂掩膜ROM版本，成本
敏感的应用。它是在所有方面的DS87C530相同的，所不同的是EPROM的16kB的是
由用户提供的应用程序替换。在DS87C530的功能的所有引用将适用于
在DS83C530 ，除特别注明EPROM特定的功能。请联系您当地的
Dallas Semiconductor公司的销售代表，订购信息。
注意：
在DS87C530 / DS83C530的单片器件。用户必须提供外部电池或超级
帽和一个32.768kHz的晶振计时已经永久供电报时或非易失性RAM 。
在DS87C530 / DS83C530提供的所有管理这些必要的支持和开关电路
资源。
2 46
DS87C530 / DS83C530 EPROM / ROM微控制器，带有实时时钟
图1.框图
DS87C530/
DS83C530
引脚说明
针
PLCC
52
1, 25
29
26
12
23
24
TQFP
45
18, 46
22
19
5
16
17
名字
V
CC
GND
V
CC2
GND2
RST
XTAL2
XTAL1
+ 5V处理器供电
处理器数字电路接地
+ 5V RTC供电。
V
CC2
从V隔离
CC
从数字噪声隔离RTC 。
RTC电路接地
复位输入。
该引脚包含一个施密特电压输入来识别外部有源
高复位输入。该引脚还采用了一个内部下拉电阻，以便一个
结合有线或外部复位源。不是必需的RC为电，
作为装置内部提供了这个功能。
晶体振荡器引脚。
XTAL1和XTAL2为并联谐振的支持，
AT切晶体。 XTAL1也作为一个输入中是否有一个外部时钟源
地方的晶体。 XTAL2是晶体放大器的输出端。
功能
3 46
DS87C530 / DS83C530 EPROM / ROM微控制器，带有实时时钟
引脚说明（续）
针
PLCC
38
TQFP
31
名字
PSEN
功能
程序存储使能输出。
此低电平信号芯片使能可选
外部ROM的内存。
PSEN
提供一个低电平有效的脉冲，驱动为高电平时，
外部ROM不被访问。
地址锁存使能输出。
该引脚锁存外部地址LSB从
端口0 ，这个信号被共同连接到多路地址/数据总线
锁存使能的外部373系列透明锁存器。 ALE具有的脉冲宽度
1.5 XTAL1周期，周期为4 XTAL1周期。 ALE被强制为高时，
设备处于复位状态。 ALE可以被禁用，迫使高通过写作
ALEOFF = 1（ PMR.2 ） 。 ALE独立ALEOFF的运作过程中的外部
内存访问。
端口0 （ AD0 - AD7 ） ， I / O 。
端口0是一个开漏， 8位双向I / O口。作为一个
复用端口0可作为复用的地址/数据总线接入功能
片外存储器。期间，当ALE为高时， LSB的一个存储器地址的时间
被提出。当ALE下降为逻辑0时，端口转换到双向数据
总线。这个总线是用来读取外部ROM和读/写外部RAM存储器
或外围设备。当作为存储器总线使用的端口提供高电平有效的驱动程序。
端口0的复位状态是三态。上拉电阻时，需要使用
P0口作为I / O端口。
39
32
ALE
50
49
48
47
46
45
44
43
3
4
5
6
7
43
42
41
40
39
38
37
36
48
49
50
51
52
P0.0 （ AD0 ）
P0.1 （ AD1 ）
P0.2 （ AD2 ）
P0.3 （ AD3 ）
P0.4 （ AD4 ）
P0.5 （ AD5 ）
P0.6 （ AD6 ）
P0.7 （ AD7 ）
P1.0
P1.1
P1.2
P1.3
P1.4
PORT
P1.0
P1.1
P1.2
P1.3
P1.4
P1.5
P1.6
P1.7
备用
T2
T2EX
RXD1
TXD1
INT2
INT3
INT4
INT5
功能
外部I / O定时器/计数器2
定时器/计数器2捕捉/重装触发
串行端口1输入
串行端口1输出
外部中断2 （上升沿检测）
外部中断3 （负边沿检测）
外部中断4 （上升沿检测）
外部中断5 （负边沿检测）
端口1 ， I / O。
端口1既可以作为8位双向I / O端口和一个备用
功能接口，定时器2的I / O，新的外部中断，以及新的串行端口1 。
端口1的复位状态是所有位为逻辑1。在这种状态下，弱上拉
拥有港口高。这个条件也作为一个输入模式中，因为任何外部
电路写入到该端口将克服弱上拉。当软件写一个
0到任何端口，该设备将激活强下拉，一直保持到
无论是写入1或复位。写1后，该端口已经为0，将
引起强烈的过渡司机打开，随后弱的维持上拉。
一旦瞬时强大的驱动器关闭，端口重新变为输出高
（和输入）状态。端口1的备用模式概述如下。
8
9
10
4
2
3
P1.5
P1.6
P1.7
4 46
DS87C530 / DS83C530 EPROM / ROM微控制器，带有实时时钟
引脚说明（续）
针
PLCC
30
31
32
33
34
35
36
37
15
16
17
18
19
20
21
22
TQFP
23
24
25
26
27
28
29
30
8
9
10
11
12
13
14
15
名字
P2.0 （ AD8 ）
P2.1 （ AD9 ）
P2.2 （ AD10 ）
P2.3 （ AD11 ）
P2.4 （ AD12 ）
P2.5 （ AD13 ）
P2.6 （ AD14 ）
P2.7 （ AD15 ）
P3.0
P3.1
P3.2
P3.3
P3.4
P3.5
P3.6
P3.7
功能
端口2 （ A8 -A15 ） ， I / O 。
端口2是一个双向I / O口。复位条件
端口2为逻辑高电平。在这种状态下，弱上拉拥有港口高。这种情况
也作为一个输入模式中，因为任何外部电路，写入端口将
克服弱上拉。在软件写一个0到任何端口，设备
将激活强下拉，留在直到1写入或复位
发生。写1后，该端口已经为0，将引起强烈的转型驱动
打开，随后维持弱上拉。一旦瞬时强
驱动器关闭，端口重新成为两个高输出和输入状态。作为一个
复用端口2可以作为外部地址总线的最高位。这
总线可以用来读取外部ROM和读/写外部RAM存储器或
外设。
端口3 ， I / O。
端口3用作两个8位的双向I / O端口和一个
备选功能接口用于外部中断，串口0 ，定时器0和1
输入，并
RD
和
WR
选通信号。端口3的复位状态是所有位在
逻辑1。在这种状态下，弱上拉拥有港口高。这种情况还供应
为输入模式时，由于任何外部电路，写入端口将克服
弱上拉。在软件写一个0到任何端口，该设备将激活
强下拉，直到1写入或复位时剩下的。
写1后，该端口已经为0，将引起强烈的过渡司机打开
上，接着是弱的维持上拉。一旦瞬时强大的驱动程序
关闭，端口将再次同时输出高电平和输入状态。该
端口3复用模式概述如下。
PORT
备用
功能
P3.0
RXD0
串口0的输入
P3.1
TXD0
串行端口0输出
P3.2
INT0
外部中断0
P3.3
INT1
外部中断1
P3.4
T0
定时器0外部输入
P3.5
T1
定时器1外部输入
P3.6
WR
外部数据存储器写选通
P3.7
RD
外部数据存储器读选通
外部访问输入，低电平有效。
连接到地使用外部ROM 。
内部RAM仍然可以访问通过寄存器的设置来决定。连接到V
CC
使用内部ROM 。
V
BAT
输入。
连接到该保持的SRAM和RTC当电源
V
CC
＆ LT ; V
BAT
。可以连接到3V锂电池或超级电容。连接
GND。如果电池将不会与装置一起使用。
计时晶体。
这些引脚之间一个32.768kHz晶振提供时间
基地RTC 。该器件支持为6.0pF和12.5pF的负载电容
所选择的SFR位晶体（后述）。为了防止噪音
影响RTC的RTCX2和RTCX1引脚应该是后卫，墙头
GND2.
未连接。
这些引脚不能连接。它们被保留用于
在家庭未来的设备。
42
35
EA
51
27
28
2, 11, 13,
14, 40,
41
44
20
21
4, 6, 7,
33, 34,
47
V
BAT
RTCX2
RTCX1
北卡罗来纳州
5 46
QQ：2880707522 复制
