DS64EV400的可编程四通道均衡器
2008年4月18日
DS64EV400
可编程四通道均衡器
概述
该DS64EV400的可编程四通道均衡器提供
补偿传输介质的损耗和降低
培养基诱导的确定性抖动为4 NRZ数据
通道。该DS64EV400的操作达到最优化
10 Gbps的两根电缆和FR4走线。每个均衡器
通道具有八个级别输入均衡的可亲
编程由三个控制引脚，或单独通过一个串行
管理总线（SMBus）接口。
均衡器支持交流和直流耦合的数据通路
长期运行长度的数据模式，如PRBS -31 ，和的天平
高级代码，如8B / 10B 。该设备采用差分
电流模式逻辑（ CML）的输入和输出。该
DS64EV400可在7毫米× 7毫米48引脚无引线
LLP封装。电源由一个2.5V或3.3V供应
供应量。
特点
■
■
■
■
■
■
■
■
■
■
■
■
■
■
■
均衡可达24 dB损耗以10 Gbps
均衡可达22 dB损耗为6.4 Gbps的
8级可编程均衡
可设定通过控制引脚或SMBus接口
工作频率高达10 Gbps的30个“ FR4走线
工作频率高达6.4 Gbps的40 “ FR4走线
0.175 UI残余确定性抖动为6.4 Gbps的40 “
FR4走线
单2.5V或3.3V电源
信号检测的各个通道
待机模式下的各个渠道
支持交流或直流耦合宽输入共
模式
低功耗： 375 mW的典型值在2.5V
小七毫米× 7毫米48引脚的LLP封装
9千伏HBM ESD额定值
-40到85°C的工作温度范围
简化应用图
30032024
2008美国国家半导体公司
300320
www.national.com
DS64EV400
引脚说明
引脚名称
IN_0+
IN_0–
IN_1+
IN_1–
IN_2+
IN_2–
IN_3+
IN_3–
OUT_0+
OUT_0–
OUT_1+
OUT_1–
OUT_2+
OUT_2–
OUT_3+
OUT_3–
BST_2
BST_1
BST_0
EN0
EN1
EN2
EN3
FEB
针＃
1
2
4
5
8
9
11
12
36
35
33
32
29
28
26
25
37
14
23
44
42
40
38
21
I / O类型
一，慢性粒细胞白血病
一，慢性粒细胞白血病
一，慢性粒细胞白血病
一，慢性粒细胞白血病
O， CML
O， CML
O， CML
O， CML
描述
反相和非反相CML差分输入到均衡器。片上100Ω
终端电阻连接IN_0 +和IN_0-之间。请参考图6 。
反相和非反相CML差分输入到均衡器。片上100Ω
终端电阻连接IN_1 +和IN_1-之间。请参考图6 。
反相和非反相CML差分输入到均衡器。片上100Ω
终端电阻连接IN_2 +和IN_2-之间。请参考图6 。
反相和非反相CML差分输入到均衡器。片上100Ω
终端电阻连接IN_3 +和IN_3-之间。请参考图6 。
反相和从所述均衡器的非反相CML差分输出。片上50Ω
终端电阻OUT_0 +连接到V
DD
和OUT_0-到V
DD
.
反相和从所述均衡器的非反相CML差分输出。片上50Ω
终端电阻OUT_1 +连接到V
DD
和OUT_1-到V
DD
.
反相和从所述均衡器的非反相CML差分输出。片上50Ω
终端电阻输出2插孔+连接到V
DD
和OUT_2-到V
DD
.
反相和从所述均衡器的非反相CML差分输出。片上50Ω
终端电阻OUT_3 +连接到V
DD
和OUT_3-到V
DD
.
BST_2 ， BST_1和BST_0选择均衡的力量为所有EQ通道。 BST_2是
内部拉高。 BST_1和BST_0内部拉低。
高速差分I / O
均衡控制
我， LVCMOS
设备控制
我， LVCMOS
我， LVCMOS
我， LVCMOS
我， LVCMOS
我， LVCMOS
开启均衡器通道0的输入。在举行高时，选择正常运行。当举行
低，待机模式被选择。 EN被拉高。
开启均衡器通道1的输入。在举行高时，选择正常运行。当举行
低，待机模式被选择。 EN被拉高。
开启均衡器通道2的输入。在举行高时，选择正常运行。当举行
低，待机模式被选择。 EN被拉高。
开启均衡器通道3的输入。在举行高时，选择正常运行。当举行
低，待机模式被选择。 EN被拉高。
强制外部升压。当高举，均衡器升压设置由BST_控制[ 2 ： 0 ]
销。当保持低电平时，均衡器设置升压用的SMBus控制的（见表1）寄存器
位。二月被拉高。
均衡器Ch0的信号检测输出。产生一个高时检测到信号。
均衡器通道1信号检测输出。产生一个高时检测到信号。
均衡器通道2信号检测输出。产生一个高时检测到信号。
均衡器CH3信号检测输出。产生一个高时检测到信号。
V
DD
= 2.5V ±5％或3.3V±10 ％。 V
DD
引脚应连接到V
DD
通过低电感平面
路径。一个0.01μF旁路电容应连接各V之间
DD
连接到GND平面。
动力
接地参考。 GND应通过低阻抗连接到一个坚实的地面
路径。
接地参考。在包装件的中心露出的焊盘必须被连接到
电路板的接地层。
SD0
SD1
SD2
SD3
动力
V
DD
45
43
41
39
3, 6, 7,
10, 13,
15, 46
22, 24,
27, 30,
31, 34
PAD
O， LVCMOS
O， LVCMOS
O， LVCMOS
O， LVCMOS
动力
GND
DAP
动力
www.national.com
2
DS64EV400
引脚名称
SDA
SDC
CS
针＃
18
17
16
I / O类型
描述
串行管理总线（SMBus ）接口控制引脚
I / O， LVCMOS数据输入/输出（双向） 。内部拉高。
我， LVCMOS时钟输入。内部拉高。
我， LVCMOS芯片选择。当拉高，获得了均衡的SMBus寄存器使能。当
拉低，获得均衡的SMBus寄存器被禁用。请参考“的SMBus
配置寄存器“一节了解详细信息。
版权所有。不要连接。
其他
RESERV
19, 20
47,48
注意：
I =输入O =输出
接线图
30032026
订购信息
NSID
DS64EV400SQ
DS64EV400SQX
封装类型，数量大小
250的48引脚LLP （7毫米× 7毫米×0.8毫米，节距为0.5mm ，卷轴
2500采用48引脚LLP （7毫米× 7毫米×0.8毫米，节距为0.5mm ，卷轴
包ID
SQA48D
SQA48D
3
www.national.com
DS64EV400
绝对最大额定值
（注1 ）
如果是用于军事/航空航天特定网络版设备是必需的，
请向美国国家半导体销售办事处/
经销商咨询具体可用性和规格。
电源电压（V
DD
)
CMOS输入电压
CMOS输出电压
CML输入/输出电压
结温
储存温度
引线温度（焊接， 4
秒）
-0.5V至+ 4.0V
0.5V + 4.0V
-0.5V至4.0V
-0.5V至4.0V
+150°C
-65 ° C至+ 150°C
+260°C
ESD额定值
HBM ， 1.5 kΩ的， 100 pF的
CML输入
热阻
θ
JA
，没有气流
> 9千伏
＆ GT ; 250V
30°C/W
推荐工作
条件
民
电源电压（注9 ）
V
DD2.5
到GND
V
DD3.3
到GND
环境温度
2.375
3.0
40
典型值
2.5
3.3
25
最大单位
2.625
3.6
+85
V
V
°C
电气特性
在推荐工作电源和温度寄存器的默认设置范围，除非其他指定。
符号
动力
P
电源功耗
器件输出已启用
（ EN [0-3 ] =高） ，V
DD3.3
设备输出禁止
（ EN [0-3 ] =低） ，V
DD3.3
P
电源功耗
器件输出已启用
（ EN [0-3 ] =高） ，V
DD2.5
设备输出禁止
（ EN [0-3 ] =低） ，V
DD2.5
N
电源噪声容限（注4 ）
50赫兹 - 100赫兹
100赫兹 - 10兆赫
10兆赫 - 1.6 GHz的
V
DD3.3
V
DD2.5
V
IL
V
OH
V
OL
I
IN
I
IN-P
低电平输入电压
高电平输出电压
低电平输出电压
输入漏电流
输入漏电流与
内部下拉/电阻
I
OH
= -3mA ，V
DD3.3
I
OH
= -3mA ，V
DD2.5
I
OL
= 3毫安
V
IN
= V
DD
V
IN
= GND
V
IN
= V
DD
，带内部上拉下来
电阻器
V
IN
= GND ，有内部上拉
电阻器
信号检测
SDH
SDI
信号检测阈值电平的默认输入信号电平断言
SD引脚， 6.4 Gbps的
信号检测阈值关
水平
默认的输入信号电平DE-
断言SD ， 6.4 Gbps的
70
40
mV
p-p
mV
p-p
-20
-15
+120
2.0
1.6
-0.3
2.4
2.0
0.4
+15
V
μA
μA
μA
μA
360
30
100
40
10
V
DD3.3
V
DD2.5
0.8
mV
P-P
mV
P-P
mV
P-P
V
V
V
V
490
700
100
490
mW
mW
mW
参数
条件
民
典型值
（注2 ）
最大
单位
LVCMOS DC规格
V
IH
高电平输入电压
www.national.com
4
DS64EV400
符号
参数
条件
民
典型值
（注2 ）
最大
单位
CML接收器输入（ IN-N + ， IN_n- ）
V
TX
源传输启动信号
电平（差异）
AC耦合或DC耦合
要求，微分
测量A点
图1
在差分测量
B点图1
直流耦合要求
（注10 ）
直流耦合要求，
点差分测量
A.图1 ， （注7 ）
100兆赫 - 3.2 GHz的，有固定的
效果去嵌入
跨IN +和IN差，
图6 。
差分测量
OUT +和OUT-被终止
50Ω到GND ，交流耦合
图2
单端测量直流
加上50Ω端接
（注7 ）
20 ％至80％的差分输出的
电压，在1测“，从
输出管脚。图2中， （注7 ）
单端至V
DD
100兆赫 - 1.6 GHz的，有固定的
效果去嵌入。 IN + =静
高。
传播延迟测量
在输入端之间的50％的VO到
输出为100 Mbps。图3中，
（注7 ）
差异在50％的交叉
通道之间
差异在50％的交叉
输出之间
30 “ 6万微带FR4的，
EQ设置0×06 ， PRBS - 7 （ 2
7
-1)
格局。 （注6 ）
40 “ 6万微带FR4的，
EQ设置0×06 ， PRBS - 7 （ 2
7
-1)
格局。 （注5,6）
40 “ 6万微带FR4的，
EQ设置0×07 ， PRBS - 7 （ 2
7
-1)
格局。 （注5,6）
40 “ 6万微带FR4的，
EQ设置0×07 ， PRBS - 7 （ 2
7
-1)
格局。 （注5,6）
（注7,8）
5
400
1600
mV
P-P
V
INTRE
V
DDTX
V
ICMDC
输入阈值电压
变送器的电源电压
EQ
输入共模电压
120
1.6
V
DDTX
–
0.8
10
85
100
115
V
DD
V
DDTX
–
0.2
mV
P-P
V
V
R
LI
R
IN
差分输入回波损耗
输入阻抗
dB
CML输出（ OUT_n + ， OUT_n- ）
V
OD
输出的差分电压电平
（ OUT差异）
500
620
725
mV
P-P
V
OCM
输出共模电压
V
DD
– 0.2
V
DD
– 0.1
V
t
R
, t
F
转换时间
20
42
50
10
60
58
ps
dB
R
O
R
LO
输出电阻
差分输出回波损耗
t
PLHD
t
PHLD
t
CCSK
t
PPSK
差分低到高
传播延迟
鉴别高至低
传播延迟
国米对通道到通道
SKEW
部分型号输出偏斜
240
240
7
20
ps
ps
ps
ps
均衡
DJ1
剩余的确定性抖动
以10 Gbps
剩余的确定性抖动
在6.4 Gbps的
剩余的确定性抖动
在5 Gbps的
剩余的确定性抖动
在2.5 Gbps的
随机抖动
0.20
UI
P-P
DJ2
0.17
0.26
UI
P-P
DJ3
0.12
0.20
UI
P-P
DJ4
0.1
0.5
0.16
UI
P-P
psRMS
www.national.com
RJ
QQ：2880707522 复制
