DS3832C-311
3.3V ，32MB高级NV SRAM
时钟
www.maxim-ic.com
特点
§
§
§
§
3.0V至3.6V工作电压
表面贴装非易失（ NV ）内存球栅
阵列（ BGA ）模块建设
1024K ×32的NV SRAM内存空间，
单独的64 ×8的实时时钟（RTC）
存储空间
RTC保持百分之一秒，
秒，分，小时，星期，日期，月份，
和一年闰年补偿有效期
至2100年
移动备用电源提供
八年多来报时和
数据保留
读取和写入存取时间快为100ns的
NV SRAM存储器和200纳秒的RTC
断电时自动数据保护
无限的写周期耐力
低功耗CMOS操作
每天的剩余容量电池监控检查
-40 ° C至工业级温度范围
+85°C
包装外形
§
§
§
§
§
§
§
顶视图
底部视图
SIDE VIEW
SIDE VIEW
描述
该DS3832C - 311是一种1,048,576 ×32先进的NV SRAM模块与168焊球BGA的引脚排列。该
高度集成DS3832C -311包含一个64字节的RTC ， 4 8Mb的静态存储器，和控制电路，其
连续监视V
CC
对于超出容限。当这种情况发生时， DS3832C-
311是利用一个附加的DS3802电池盖的保持时钟信息和保存存储的数据
同时通过禁止保护的数据的所有存储器访问。此外，该DS3832C - 311具有
专用电路监视V的状态
CC
和一个连接DS3802电池盖的状态。
1 18
081602
DS3832C-311
引脚分配
（有重叠的封装外形）图1
由于DS3832C -311一共有168球和76只积极信号，球被连接成
编号的基团，从而提供对每一个信号的冗余连接。
CEC
OE
WEC
WE1
CE1
OEC
CE3
A10
A11
A8
A9
A0
WE3
A1
A2
A3
A4
VCC
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
首席执行官
78
VCC
BW
80
79
VBAT
GND
A15
A17
A13
A18
WE0
A16
A14
A12
A7
A6
A5
DQ7
DQ6
DQ5
RSV2
A19
DQ4
DQ0
DQ1
DQ2
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
DS3832C-311
贮DS3801
贮DS3802
电池帽销
电池帽销
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
CE2
DQ31
DQ30
DQ29
WE2
DQ28
DQ27
DQ24
DQ25
DQ26
DQ16
DQ17
DQ18
DQ23
RSV1
DQ22
DQ21
DQ20
DQ19
GND
GND
DQ3
DQC3
DQC4
DQC5
NC
DQC6
DQC7
DQC0
DQC1
DQC2
DQ10
DQ9
DQ8
DQ15
INT
DQ14
DQ13
DQ12
DQ11
GND
VBAT
引脚说明
A19到A0
- 地址输入
DQ31到DQ0 - NV SRAM数据输入/输出
DQC7到DQC0 - 时钟数据输入/输出
CE3
to
CE0
- NV SRAM芯片的使能输入
CEC
- 时钟芯片使能输入
WE3
to
WE0
- NV SRAM写使能输入
WEC
- 时钟写使能输入
OE
- NV SRAM输出使能输入
- 时钟输出使能输入
- 电池报警输出
- 中断输出
V
CC
- 电源（ 3.3V ）
GND - 接地
RSV1 - 无连接
VBAT - DS3802电池盖的连接
OEC
BW
INT
2 18
DS3832C-311
NV SRAM读取模式
该DS3832C -311执行的NV SRAM读周期时
WE0
to
WE3
（写使能）是无效的
（高） ，任一或所有
CE0
to
CE3
（芯片使能）有效（低）和
OE
（输出使能）有效（低电平） 。
由20个地址输入指定的唯一地址（A
0
到A
19
）定义了1,048,576字
数据的访问。四个芯片使能信号（
CE0
to
CE3
）确定在所寻址的哪些字节
字是在数据线DQ31至DQ0输出。有效的数据将在科技产出
加
（ NV SRAM的访问
时间）的最后一个地址输入信号之后是稳定的，所提供的
CE
和
OE
（输出使能）访问时间
也满足了。如果
CE
和
OE
访问时间不满意，那么数据访问必须进行测量
后来出现的信号（
CE
or
OE
）和限制性参数是吨
CO
为
CE
或T
OE
为
OE
宁
于T
加
.
NV SRAM写模式
该DS3832C -311执行的NV SRAM写周期，只要任何一个或所有的
WE
信号（
WE0
to
WE3
）为有效（低电平）和任何相应的
CE
\\信号（
CE0
to
CE3
）有效（低）毕竟
地址输入是稳定的。后期出现下降沿
CE
or
WE
确定写入开始时
周期。写周期是由早期的上升沿终止
CE
or
WE
。所有地址输入必须是
保持有效的整个写周期。
WE0
to
WE3
必须返回到高状态的最小恢复
时间（t
WR
）另一个循环之前可以启动。该
OE
控制信号应保持无效（高）
在写周期，以避免总线竞争。但是，如果被使能的输出驱动器（
CE
和
OE
活动）
然后
WE
禁止在T输出
ODW
从它的下降沿。
时钟READ模式
该DS3832C - 311执行一个时钟周期读取时
WEC
（时钟写使能）处于非活动状态（高） ，
CEC
（时钟芯片使能）为有效（低电平） ，并且
OEC
（输出使能）有效（低电平） 。独特的时钟
通过地址输入指定的地址
0
到A
5
定义了的64个字节的数据进行访问。有效数据
是在科技产出
加
（时钟存取时间）的最后一个地址输入信号之后是稳定的，所提供的
CEC
和
OEC
（输出使能）访问时间还纳。如果
CEC
和
OEC
访问时间不满意，
然后数据访问，必须从后面出现的信号测量（
CEC
or
OEC
）和限制性
参数是吨
CO
为
CEC
或T
OE
为
OEC
而不是吨
加
。只有解决了0到3Fh实施
在时钟的地址空间。访问时钟地址比3Fh的高是不确定的。
时钟写模式
该DS3832C - 311执行一个时钟写周期时
WEC
有效（低电平）和
CEC
为有效（低电平）
毕竟地址输入稳定。后期出现下降沿
CEC
or
WEC
确定的开始
写周期。写周期是由早期的上升沿终止
CEC
or
WEC
。所有地址
输入必须保持有效的整个写周期。
WEC
必须返回到高状态为最小
恢复时间（t
WR
）另一个循环之前可以启动。该
OEC
控制信号应当保持未激活
（高）在写周期，以避免总线冲突。但是，如果被使能的输出驱动器（
CEC
和
OEC
活跃的），那么
WEC
禁止在T输出
ODW
从它的下降沿。
4 18
DS3832C-311
数据保持方式
该DS3832C -311提供了V全功能的能力
CC
大于3.0V和写保护了
2.8V 。数据被保持在无Ⅴ的
CC
无需任何额外的支持电路。该DS3832C-
311连续监视V
CC
。如若电源电压衰减到V
TP
，设备会自动写
保护自己，所有的输入变得“不关心” ，所有输出变为高阻抗。由于V
CC
瀑布
低于约2.8V ，电源开关电路连接的DS3802电池电连接。
盖到SRAM保留数据。在上电期间，当V
CC
上述上升约2.8V ，上电
开关电路连接外部V
CC
到SRAM和断开DS3802正常RAM
V后面的操作就可以恢复
CC
达到的最低电源电压。
电池监控
该DS3832C - 311自动监控的24小时电池在连接DS3802电池盖
时间间隔。这种监测开始T内
REC
经过V
CC
上升超过V
TP
而暂停时，电源
发生故障。
以后每24小时的周期已经过去，所述电池连接到一个内部1MW测试电阻为1
第二个。在这1秒中，如果电池电压低于电池电压跳闸点（ 2.6V ），则
电池报警输出
BW
为有效。曾经断言，
BW
保持有效，直到电池盖或DS3802
被替换。电池每V后仍然重新测试
CC
电时，即使
BW
是活动的。如果电池
电压被发现在这样的测试会比2.6V高，
BW
撤除和定期24小时测试
重新开始。
BW
具有漏极开路输出驱动器。
5 18
DS3832C-311
3.3V ，32MB高级NV SRAM
时钟
www.maxim-ic.com
特点
§
§
§
§
3.0V至3.6V工作电压
表面贴装非易失（ NV ）内存球栅
阵列（ BGA ）模块建设
1024K ×32的NV SRAM内存空间，
单独的64 ×8的实时时钟（RTC）
存储空间
RTC保持百分之一秒，
秒，分，小时，星期，日期，月份，
和一年闰年补偿有效期
至2100年
移动备用电源提供
八年多来报时和
数据保留
读取和写入存取时间快为100ns的
NV SRAM存储器和200纳秒的RTC
断电时自动数据保护
无限的写周期耐力
低功耗CMOS操作
每天的剩余容量电池监控检查
-40 ° C至工业级温度范围
+85°C
包装外形
§
§
§
§
§
§
§
顶视图
底部视图
SIDE VIEW
SIDE VIEW
描述
该DS3832C - 311是一种1,048,576 ×32先进的NV SRAM模块与168焊球BGA的引脚排列。该
高度集成DS3832C -311包含一个64字节的RTC ， 4 8Mb的静态存储器，和控制电路，其
连续监视V
CC
对于超出容限。当这种情况发生时， DS3832C-
311是利用一个附加的DS3802电池盖的保持时钟信息和保存存储的数据
同时通过禁止保护的数据的所有存储器访问。此外，该DS3832C - 311具有
专用电路监视V的状态
CC
和一个连接DS3802电池盖的状态。
1 18
081602
DS3832C-311
引脚分配
（有重叠的封装外形）图1
由于DS3832C -311一共有168球和76只积极信号，球被连接成
编号的基团，从而提供对每一个信号的冗余连接。
CEC
OE
WEC
WE1
CE1
OEC
CE3
A10
A11
A8
A9
A0
WE3
A1
A2
A3
A4
VCC
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
首席执行官
78
VCC
BW
80
79
VBAT
GND
A15
A17
A13
A18
WE0
A16
A14
A12
A7
A6
A5
DQ7
DQ6
DQ5
RSV2
A19
DQ4
DQ0
DQ1
DQ2
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
DS3832C-311
贮DS3801
贮DS3802
电池帽销
电池帽销
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
CE2
DQ31
DQ30
DQ29
WE2
DQ28
DQ27
DQ24
DQ25
DQ26
DQ16
DQ17
DQ18
DQ23
RSV1
DQ22
DQ21
DQ20
DQ19
GND
GND
DQ3
DQC3
DQC4
DQC5
NC
DQC6
DQC7
DQC0
DQC1
DQC2
DQ10
DQ9
DQ8
DQ15
INT
DQ14
DQ13
DQ12
DQ11
GND
VBAT
引脚说明
A19到A0
- 地址输入
DQ31到DQ0 - NV SRAM数据输入/输出
DQC7到DQC0 - 时钟数据输入/输出
CE3
to
CE0
- NV SRAM芯片的使能输入
CEC
- 时钟芯片使能输入
WE3
to
WE0
- NV SRAM写使能输入
WEC
- 时钟写使能输入
OE
- NV SRAM输出使能输入
- 时钟输出使能输入
- 电池报警输出
- 中断输出
V
CC
- 电源（ 3.3V ）
GND - 接地
RSV1 - 无连接
VBAT - DS3802电池盖的连接
OEC
BW
INT
2 18
DS3832C-311
NV SRAM读取模式
该DS3832C -311执行的NV SRAM读周期时
WE0
to
WE3
（写使能）是无效的
（高） ，任一或所有
CE0
to
CE3
（芯片使能）有效（低）和
OE
（输出使能）有效（低电平） 。
由20个地址输入指定的唯一地址（A
0
到A
19
）定义了1,048,576字
数据的访问。四个芯片使能信号（
CE0
to
CE3
）确定在所寻址的哪些字节
字是在数据线DQ31至DQ0输出。有效的数据将在科技产出
加
（ NV SRAM的访问
时间）的最后一个地址输入信号之后是稳定的，所提供的
CE
和
OE
（输出使能）访问时间
也满足了。如果
CE
和
OE
访问时间不满意，那么数据访问必须进行测量
后来出现的信号（
CE
or
OE
）和限制性参数是吨
CO
为
CE
或T
OE
为
OE
宁
于T
加
.
NV SRAM写模式
该DS3832C -311执行的NV SRAM写周期，只要任何一个或所有的
WE
信号（
WE0
to
WE3
）为有效（低电平）和任何相应的
CE
\\信号（
CE0
to
CE3
）有效（低）毕竟
地址输入是稳定的。后期出现下降沿
CE
or
WE
确定写入开始时
周期。写周期是由早期的上升沿终止
CE
or
WE
。所有地址输入必须是
保持有效的整个写周期。
WE0
to
WE3
必须返回到高状态的最小恢复
时间（t
WR
）另一个循环之前可以启动。该
OE
控制信号应保持无效（高）
在写周期，以避免总线竞争。但是，如果被使能的输出驱动器（
CE
和
OE
活动）
然后
WE
禁止在T输出
ODW
从它的下降沿。
时钟READ模式
该DS3832C - 311执行一个时钟周期读取时
WEC
（时钟写使能）处于非活动状态（高） ，
CEC
（时钟芯片使能）为有效（低电平） ，并且
OEC
（输出使能）有效（低电平） 。独特的时钟
通过地址输入指定的地址
0
到A
5
定义了的64个字节的数据进行访问。有效数据
是在科技产出
加
（时钟存取时间）的最后一个地址输入信号之后是稳定的，所提供的
CEC
和
OEC
（输出使能）访问时间还纳。如果
CEC
和
OEC
访问时间不满意，
然后数据访问，必须从后面出现的信号测量（
CEC
or
OEC
）和限制性
参数是吨
CO
为
CEC
或T
OE
为
OEC
而不是吨
加
。只有解决了0到3Fh实施
在时钟的地址空间。访问时钟地址比3Fh的高是不确定的。
时钟写模式
该DS3832C - 311执行一个时钟写周期时
WEC
有效（低电平）和
CEC
为有效（低电平）
毕竟地址输入稳定。后期出现下降沿
CEC
or
WEC
确定的开始
写周期。写周期是由早期的上升沿终止
CEC
or
WEC
。所有地址
输入必须保持有效的整个写周期。
WEC
必须返回到高状态为最小
恢复时间（t
WR
）另一个循环之前可以启动。该
OEC
控制信号应当保持未激活
（高）在写周期，以避免总线冲突。但是，如果被使能的输出驱动器（
CEC
和
OEC
活跃的），那么
WEC
禁止在T输出
ODW
从它的下降沿。
4 18
DS3832C-311
数据保持方式
该DS3832C -311提供了V全功能的能力
CC
大于3.0V和写保护了
2.8V 。数据被保持在无Ⅴ的
CC
无需任何额外的支持电路。该DS3832C-
311连续监视V
CC
。如若电源电压衰减到V
TP
，设备会自动写
保护自己，所有的输入变得“不关心” ，所有输出变为高阻抗。由于V
CC
瀑布
低于约2.8V ，电源开关电路连接的DS3802电池电连接。
盖到SRAM保留数据。在上电期间，当V
CC
上述上升约2.8V ，上电
开关电路连接外部V
CC
到SRAM和断开DS3802正常RAM
V后面的操作就可以恢复
CC
达到的最低电源电压。
电池监控
该DS3832C - 311自动监控的24小时电池在连接DS3802电池盖
时间间隔。这种监测开始T内
REC
经过V
CC
上升超过V
TP
而暂停时，电源
发生故障。
以后每24小时的周期已经过去，所述电池连接到一个内部1MW测试电阻为1
第二个。在这1秒中，如果电池电压低于电池电压跳闸点（ 2.6V ），则
电池报警输出
BW
为有效。曾经断言，
BW
保持有效，直到电池盖或DS3802
被替换。电池每V后仍然重新测试
CC
电时，即使
BW
是活动的。如果电池
电压被发现在这样的测试会比2.6V高，
BW
撤除和定期24小时测试
重新开始。
BW
具有漏极开路输出驱动器。
5 18
QQ：2880707522 复制
