19-4627 ;第六版; 10/09

DS3104-SE

线卡时钟IC，

支持同步以太网

概述

在DS3104 - SE是一款低成本，功能丰富的定时IC，用于

线路卡同步千兆以太网（GbE ） ，

万兆以太网（10GbE ）和快速以太网端口。

ITU-T建议G.8261 （以前G.pactiming ）

指定的网络同步，可以进行

在通过同步的位时钟数据包链接

物理层作为目前在SONET / SDH的做

链接。在DS3104 -SE能够同步

在两个发送和接收以太网线卡

方向。

在发送方向上，该设备接受传统

SONET / SDH系统时钟，如19.44MHz从

冗余系统时钟卡和综合

频率锁定xMII时钟速率，如125MHz的

GTX_CLK的千兆以太网GMIIs 。每个以太网PHY则

合成一个发送比特时钟是频率锁定

到xMII时钟，因此系统时钟和

网络时钟。在接收方向，每个PHY

分频器对恢复的比特时钟，以产生所述

接收xMII时钟。在DS3104 -SE接受xMII

从任意多个以太网端口和转发时钟

频率锁定的系统时钟，如19.44MHz ，向

系统时序卡。 SONET / SDH端口也

支持。

特点

时钟卡到线卡路径

从主机和从机时序两个输入时钟

卡（ LVDS / LVPECL或CMOS / TTL ）

可选帧同步输入和输出

连续输入时钟质量监测

无中断参考切换，自动或手动

缓缴的所有投入损失

可编程PLL带宽为0.1Hz至400Hz

之间的SONET / SDH频率转换

价格和以太网MII / GMII / XGMII价格

截至7路输出时钟： 3 CMOS / TTL （ ≤ 125MHz的） ，

2 LVDS / LVPECL （ ≤ 312.50MHz ） ，和2个双

CMOS / TTL和LVDS / LVPECL

多达8个输入时钟： 4 CMOS / TTL （ ≤ 125MHz的）

4 LVDS / LVPECL / CMOS / TTL （ ≤ 156.25MHz ）

无中断参考切换，自动或手动

以太网之间的转换频率

MII / GMII / XGMII和SONET / SDH速率

两个输出时钟，以Master和Slave时间

卡（ CMOS / TTL或LVDS / LVPECL ）

合适的线卡IC用于Stratum 3 / 3E / 4 ， SMC ，

美国证券交易委员会

多种输入时钟频率支持

以太网xMII ： 2.5 ， 25 ， 125 ， 156.25MHz

SONET / SDH ： 6.48 ，N X 19.44 ，N X 51.84MHz

PDH ：N X DS1 ，N X E1 ，N X DS2 ， DS3 ， E3

帧同步：为2kHz ， 4kHz的， 8kHz的

自定义： 2kHz的最高131.072MHz的任何倍数，

最多为8kHz到155.52MHz的倍数

众多的输出时钟频率

支持

以太网xMII ： 2.5 ， 25 ， 125 ， 156.25 ， 312.5MHz

SONET / SDH ： 6.48 ，N X 19.44 ，N X 51.84MHz

PDH ：N X DS1 ，N X E1 ，N X DS2 ， DS3 ， E3

其它： 10 ，10.24 ，13，为30.72MHz

帧同步：为2kHz ， 8kHz的

自定义时钟速率： 2kHz的最多的，以任何倍数

77.76MHz ，最高为8kHz到任意多

311.04MHz ， 10kHz的向上的至任何多

388.79MHz

内部补偿主时钟

振荡器

SPI 处理器接口

工作在1.8V与2.5V / 3.3V的I / O （ 5V容限）

Maxim Integrated Products版权所有

线路卡时钟卡路径

一般

应用

线卡与同步以太网的任意组合和

SONET / SDH端口的广域网设备，包括

的MSPP ，以太网交换机，路由器， DSLAM设备和

无线基站

部分

DS3104GN

DS3104GN+

温度范围

-40 ° C至+ 85°C

-40 ° C至+ 85°C

PIN- PACKAGE

81 CSBGA （ 10毫米）

2

81 CSBGA （ 10毫米）

2

订购信息

+表示

一个铅（Pb ） - 免费/符合RoHS标准的封装。

SPI是Motorola ， Inc.的商标。

1

该器件的一些修订可能偏离称为勘误表公布的规格。的多个版本

任何设备可能同时获得通过不同的销售渠道。欲了解器件勘误表的信息，请访问：

www.maxim-ic.com/errata 。

对于定价，交付和订购信息，请联系马克西姆直接在1-888-629-4642 ，或

访问Maxim的网站www.maxim-ic.com 。

________________________________________________________________________________________ DS3104 -SE

目录

1.

2.

3.

4.

5.

5.1

5.2

5.3

5.4

5.5

5.6

6.

7.

7.1

7.2

7.3

7.4

7.5

标准符合性..........................................................................................................6

应用实例...............................................................................................................7

框图...........................................................................................................................8

详细说明..............................................................................................................9

详细特征.................................................................................................................11

I

NPUT

C

LOCK

F

EATURES

...............................................................................................................11

T

即时通信

C

ARD TO

L

INE

C

ARD

DPLL F

EATURES

（ T0 DPLL ） .............................................. ................ 11

L

INE

C

ARD TO

T

即时通信

C

ARD

DPLL F

EATURES

（ T4 DPLL ） .............................................. ................ 11

O

安输出

APLL F

EATURES

.............................................................................................................12

O

安输出

C

LOCK

F

EATURES

............................................................................................................12

G

ENERAL

F

EATURES

.....................................................................................................................12

引脚说明......................................................................................................................13

功能说明.......................................................................................................17

O

概要

....................................................................................................................................17

D

EVICE

I

DENTIFICATION和

P

ROTECTION

.....................................................................................18

L

OCAL

O

SCILLATOR和

M

ASTER

C

LOCK

C

ONFIGURATION

.............................................................18

I

NPUT

C

LOCK

C

ONFIGURATION

......................................................................................................19

信号格式配置................................................................................................................ 19

频率Configuration...................................................................................................................... 20

监测频率.......................................................................................................................... 21

活动监控................................................................................................................................ 21

选择的参考活动监控.............................................. ................................................. 21

优先Configuration............................................................................................................................ 22

自动选择算法............................................................................................................. 22

被迫的选择.................................................................................................................................. 23

超快速切换参考........................................................................................................... 23

外部参考切换Mode.................................................................................................... 24

输出时钟相位连续性在参考切换........................................... ................... 24

T0 DPLL状态机....................................................................................................................... 26

T4 DPLL状态机....................................................................................................................... 29

带宽............................................................................................................................................ 31

减震Factor.................................................................................................................................... 31

相Detectors................................................................................................................................... 31

失锁检测........................................................................................................................ 32

第一阶段扩建................................................................................................................................... 33

输入到输出（手动）相位调整.......................................... .............................................. 33

第一阶段重新校准............................................................................................................................. 33

频率和相位Measurement................................................................................................... 34

输入抖动容限........................................................................................................................... 35

抖动和漂移转移.................................................................................................................. 35

输出抖动和漂移..................................................................................................................... 36

信号格式配置................................................................................................................ 37

频率Configuration...................................................................................................................... 37

采样.............................................................................................................................................. 46

2 136

7.4.1

7.4.2

7.5.1

7.5.2

7.5.3

I

NPUT

C

LOCK

M

ONITORING

............................................................................................................21

7.6

I

NPUT

C

LOCK

P

RIORITY

, S

选举

,

和

S

魔力

....................................................................22

7.6.1

7.6.2

7.6.3

7.6.4

7.6.5

7.6.6

7.7

DPLL一

体系结构的设计与

C

ONFIGURATION

..................................................................................25

7.7.1

7.7.2

7.7.3

7.7.4

7.7.5

7.7.6

7.7.7

7.7.8

7.7.9

7.7.10

7.7.11

7.7.12

7.7.13

7.8

7.9

O

安输出

C

LOCK

C

ONFIGURATION

...................................................................................................37

F

RAME和

M

ULTIFRAME

A

LIGNMENT

............................................................................................45

7.8.1

7.8.2

7.9.1

19-4627 ;第六版; 10/09

________________________________________________________________________________________ DS3104 -SE

7.9.2

7.9.3

7.9.4

7.9.5

7.9.6

7.9.7

重新取样.......................................................................................................................................... 46

合格......................................................................................................................................... 46

输出时钟对齐....................................................................................................................... 46

帧同步Monitor............................................................................................................................. 47

SYNCn销......................................................................................................................................... 47

其他配置选项................................................................................................................ 48

7.10

7.11

7.12

7.13

8.

8.1

8.2

8.3

8.4

9.

9.1

9.2

9.3

9.4

10.

10.1

10.2

10.3

10.4

10.5

10.6

11.

12.

13.

14.

M

ICROPROCESSOR

I

覆盖整个院落

..................................................................................................48

R

ESET

L

逻辑

.............................................................................................................................51

P

OWER

-S

UPPLY

C

ONSIDERATIONS

.............................................................................................51

I

NITIALIZATION

............................................................................................................................51

S

TATUS

B

ITS

.................................................................................................................................52

C

ONFIGURATION

F

IELDS

................................................................................................................52

M

ULTIREGISTER

F

IELDS

.................................................................................................................52

R

EGISTER

D

EFINITIONS

.................................................................................................................53

注册说明.........................................................................................................52

JTAG测试访问端口和边界扫描........................................... .................. 117

JTAG

ESCRIPTION

....................................................................................................................117

JTAG TAP

ONTROLLER

S

TATE

M

ACHINE

D

ESCRIPTION

.............................................................118

我JTAG

NSTRUCTION

R

EGISTER和

I

NSTRUCTIONS

......................................................................120

JTAG牛逼

美东时间

R

EGISTERS

..............................................................................................................121

电气CHARACTERISTICS............................................................................................122

DC

极特

.............................................................................................................122

I

NPUT

C

LOCK

T

即时通信

...............................................................................................................126

O

安输出

C

LOCK

T

即时通信

............................................................................................................126

SPI I

覆盖整个院落

T

即时通信

............................................................................................................127

我JTAG

覆盖整个院落

T

即时通信

.........................................................................................................129

R

ESET

P

IN

T

即时通信

...................................................................................................................130

引脚分配....................................................................................................................131

封装信息.........................................................................................................133

缩略语............................................... .......................................... 134

数据手册版本HISTORY............................................................................................135

19-4627 ;第六版; 10/09

3的136

________________________________________________________________________________________ DS3104 -SE

图列表

图2-1 。典型的应用实例..................................................................................................................... 7

图3-1 。框图........................................................................................................................................... 8

图7-1 。 DPLL框图............................................................................................................................... 25

图7-2 。 T0 DPLL状态转换图......................................................................................................... 27

图7-3 。 T4 DPLL状态转换图.........................................................................................................三十

图7-4 。 FSYNC为8kHz Options.............................................................................................................................. 44

图7-5 。 SPI时钟相位选择........................................................................................................................ 49

图7-6 。 SPI总线Transactions.............................................................................................................................. 50

图9-1 。 JTAG模块Diagram............................................................................................................................. 117

图9-2 。 JTAG TAP控制器状态机............................................. .................................................. ..... 119

图10-1 。建议终止对LVDS引脚............................................. ........................................... 124

图10-2 。在LVDS输入引脚的LVPECL信号，建议终止......................................... ..... 124

图10-3 。推荐用于终止LVPECL兼容输出引脚.......................................... .......... 125

图10-4 。 SPI接口时序图............................................................................................................. 128

图10-5 。 JTAG时序Diagram......................................................................................................................... 129

图10-6 。复位引脚时序图.................................................................................................................. 130

图11-1 。引脚分配Diagram..................................................................................................................... 132

19-4627 ;第六版; 10/09

4 136

________________________________________________________________________________________ DS3104 -SE

表格清单

表1-1 。适用电信Standards................................................................................................................... 6

表6-1 。输入时钟引脚说明.................................................................................................................... 13

表6-2 。输出时钟引脚Descriptions.................................................................................................................. 14

表6-3 。全球引脚说明............................................................................................................................ 15

表6-4 。 SPI总线模式引脚说明............................................................................................................... 15

表6-5 。 JTAG接口引脚说明.............................................................................................................. 16

表6-6 。电源引脚说明................................................................................................................ 16

表7-1 。输入时钟功能............................................................................................................................ 19

表7-2 。锁定频率模式....................................................................................................................... 20

表7-3 。默认的输入时钟优先级.................................................................................................................... 22

表7-4 。阻尼因素和峰值抖动/漂移增益.......................................... ............................................. 31

表7-5 。 T0 DPLL适应的T4 DPLL相位测量模式........................................ .................. 35

表7-6 。输出时钟功能......................................................................................................................... 37

表7-7 。 Digital1 Frequencies................................................................................................................................. 39

表7-8 。 Digital2 Frequencies................................................................................................................................. 39

表7-9 。 APLL频率为输出频率（ APLL T0和T4 APLL ） ...................................... .................... 40

表7-10 。 T0 APLL频率配置......................................................................................................... 40

表7-11 。 T0 APLL2频率配置....................................................................................................... 40

表7-12 。 T4 APLL频率配置......................................................................................................... 41

表7-13 。 OC1到OC7输出频率选择............................................ .................................................. 41

表7-14 。标准频率可编程输出............................................. ................................... 42

表7-15 。外部帧同步模式和源........................................... .................................................. ... 46

表7-16 。外部帧同步源................................................................................................................. 47

表8-1 。寄存器映射............................................................................................................................................ 53

表9-1 。 JTAG指令代码......................................................................................................................... 120

表9-2 。 JTAG ID码........................................................................................................................................ 121

表10-1 。建议的直流工作条件.............................................. .............................................. 122

表10-2 。 DC Characteristics................................................................................................................................ 122

表10-3 。 CMOS / TTL引脚................................................................................................................................... 123

表10-4 。 LVDS / LVPECL输入引脚.................................................................................................................... 123

表10-5 。 LVDS输出引脚................................................................................................................................ 123

表10-6 。 LVPECL电平兼容输出引脚............................................ .................................................. 。 124

表10-7 。输入时钟Timing................................................................................................................................ 126

表10-8 。输入时钟输出时钟延时....................................................................................................... 126

表10-9 。输出时钟相位对齐，帧同步调整模式........................................ .................... 126

表10-10 。 SPI接口时序........................................................................................................................... 127

表10-11 。 JTAG接口Timing........................................................................................................................ 129

表10-12 。复位引脚时序................................................................................................................................ 130

表11-1 。引脚分配排序由信号名称............................................ ................................................. 131

表12-1 。 CSBGA封装热性能，自然对流........................................... ...................... 133

19-4627 ;第六版; 10/09

5 136

启： 072407

DS3104-SE

线卡时钟IC，

支持同步以太网

概述

在DS3104 - SE是一款低成本，功能丰富的定时IC，用于

线路卡同步千兆以太网（GbE ） ，

万兆以太网（10GbE ）和快速以太网端口。

ITU-T建议G.8261 （以前G.pactiming ）

指定的网络同步，可以进行

在通过同步的位时钟数据包链接

物理层作为目前在SONET / SDH的做

链接。在DS3104 -SE能够同步

在两个发送和接收以太网线卡

方向。

在发送方向上，该设备接受传统

SONET / SDH系统时钟，如19.44MHz从

冗余系统时钟卡和综合

频率锁定xMII时钟速率，如125MHz的

GTX_CLK的千兆以太网GMIIs 。每个以太网PHY则

合成一个发送比特时钟是频率锁定

到xMII时钟，因此系统时钟和

网络时钟。在接收方向，每个PHY

分频器对恢复的比特时钟，以产生所述

接收xMII时钟。在DS3104 -SE接受xMII

从任意多个以太网端口和转发时钟

频率锁定的系统时钟，如19.44MHz ，向

系统时序卡。 SONET / SDH端口也

支持。

特点

时钟卡到线卡路径

从主机和从机时序两个输入时钟

卡（ LVDS / LVPECL或CMOS / TTL ）

可选帧同步输入和输出

连续输入时钟质量监测

无中断参考切换，自动或手动

缓缴的所有投入损失

可编程PLL带宽为0.1Hz至400Hz

之间的SONET / SDH频率转换

价格和以太网MII / GMII / XGMII价格

截至7路输出时钟： 3 CMOS / TTL （ ≤ 125MHz的） ，

2 LVDS / LVPECL （ ≤ 312.50MHz ） ，和2个双

CMOS / TTL和LVDS / LVPECL

多达8个输入时钟： 4 CMOS / TTL （ ≤ 125MHz的）

4 LVDS / LVPECL / CMOS / TTL （ ≤ 156.25MHz ）

无中断参考切换，自动或手动

以太网之间的转换频率

MII / GMII / XGMII和SONET / SDH速率

两个输出时钟，以Master和Slave时间

卡（ CMOS / TTL或LVDS / LVPECL ）

合适的线卡IC用于Stratum 3 / 3E / 4 ， SMC ，

美国证券交易委员会

多种输入时钟频率支持

以太网xMII ： 2.5 ， 25 ， 125 ， 156.25MHz

SONET / SDH ： 6.48 ，N X 19.44 ，N X 51.84MHz

PDH ：N X DS1 ，N X E1 ，N X DS2 ， DS3 ， E3

帧同步：为2kHz ， 4kHz的， 8kHz的

自定义： 2kHz的最高131.072MHz的任何倍数，

最多为8kHz到155.52MHz的倍数

众多的输出时钟频率

支持

以太网xMII ： 2.5 ， 25 ， 125 ， 156.25 ， 312.5MHz

SONET / SDH ： 6.48 ，N X 19.44 ，N X 51.84MHz

PDH ：N X DS1 ，N X E1 ，N X DS2 ， DS3 ， E3

其它： 10 ，10.24 ，13，为30.72MHz

帧同步：为2kHz ， 8kHz的

自定义时钟速率： 2kHz的最多的，以任何倍数

77.76MHz ，最高为8kHz到任意多

311.04MHz

内部补偿主时钟

振荡器

SPI 处理器接口

工作在1.8V与2.5V / 3.3V的I / O （ 5V容限）

线路卡时钟卡路径

一般

应用

线卡与同步以太网的任意组合和

SONET / SDH端口的广域网设备，包括

的MSPP ，以太网交换机，路由器， DSLAM设备和

无线基站

订购信息

部分

DS3104GN

DS3104GN+

温度范围

-40 ° C至+ 85°C

-40 ° C至+ 85°C

PIN- PACKAGE

81 CSBGA （ 10毫米）

2

81 CSBGA （ 10毫米）

2

+表示

无铅/符合RoHS标准的封装。

________________________________________________________

Maxim Integrated Products版权所有

1

该器件的一些修订可能偏离称为勘误表公布的规格。

任何器件的多个版本可能同时获得通过不同的销售渠道。为

了解产品勘误表的信息，请访问：

www.maxim-ic.com/errata 。

对于定价，交付和订购

信息，请联系马克西姆直接在1-888-629-4642 ，或访问Maxim的网站www.maxim-ic.com 。

________________________________________________________________________________________ DS3104 -SE

目录

1.

2.

3.

4.

5.

5.1

5.2

5.3

5.4

5.5

5.6

6.

7.

7.1

7.2

7.3

7.4

7.5

标准符合性..........................................................................................................6

应用实例...............................................................................................................7

框图...........................................................................................................................8

详细说明..............................................................................................................9

详细特征.................................................................................................................11

I

NPUT

C

LOCK

F

EATURES

...............................................................................................................11

T

即时通信

C

ARD TO

L

INE

C

ARD

DPLL F

EATURES

（ T0 DPLL ） .............................................. ................ 11

L

INE

C

ARD TO

T

即时通信

C

ARD

DPLL F

EATURES

（ T4 DPLL ） .............................................. ................ 11

O

安输出

APLL F

EATURES

.............................................................................................................12

O

安输出

C

LOCK

F

EATURES

............................................................................................................12

G

ENERAL

F

EATURES

.....................................................................................................................12

引脚说明......................................................................................................................13

功能说明.......................................................................................................17

O

概要

....................................................................................................................................17

D

EVICE

I

DENTIFICATION和

P

ROTECTION

.....................................................................................18

L

OCAL

O

SCILLATOR和

M

ASTER

C

LOCK

C

ONFIGURATION

.............................................................18

I

NPUT

C

LOCK

C

ONFIGURATION

......................................................................................................19

信号格式配置................................................................................................................ 19

频率Configuration...................................................................................................................... 20

监测频率.......................................................................................................................... 21

活动监控................................................................................................................................ 21

选择的参考活动监控.............................................. ................................................. 21

优先Configuration............................................................................................................................ 22

自动选择算法............................................................................................................. 22

被迫的选择.................................................................................................................................. 23

超快速切换参考........................................................................................................... 23

外部参考切换Mode.................................................................................................... 24

输出时钟相位连续性在参考切换........................................... ................... 24

T0 DPLL状态机....................................................................................................................... 26

T4 DPLL状态机....................................................................................................................... 29

带宽............................................................................................................................................ 31

减震Factor.................................................................................................................................... 31

相Detectors................................................................................................................................... 31

锁相检测的损失............................................................................................................. 32

第一阶段扩建................................................................................................................................... 33

输入到输出（手动）相位调整.......................................... .............................................. 33

第一阶段重新校准............................................................................................................................. 33

频率和相位Measurement................................................................................................... 34

输入抖动容限........................................................................................................................... 35

抖动和漂移转移.................................................................................................................. 35

输出抖动和漂移..................................................................................................................... 36

信号格式配置................................................................................................................ 37

频率Configuration...................................................................................................................... 37

采样.............................................................................................................................................. 45

2

7.4.1

7.4.2

7.5.1

7.5.2

7.5.3

I

NPUT

C

LOCK

M

ONITORING

............................................................................................................21

7.6

I

NPUT

C

LOCK

P

RIORITY

, S

选举及

S

魔力

.....................................................................22

7.6.1

7.6.2

7.6.3

7.6.4

7.6.5

7.6.6

7.7

DPLL一

体系结构的设计与

C

ONFIGURATION

..................................................................................25

7.7.1

7.7.2

7.7.3

7.7.4

7.7.5

7.7.6

7.7.7

7.7.8

7.7.9

7.7.10

7.7.11

7.7.12

7.7.13

7.8

7.9

O

安输出

C

LOCK

C

ONFIGURATION

...................................................................................................37

F

RAME和

M

ULTIFRAME

A

LIGNMENT

............................................................................................45

7.8.1

7.8.2

7.9.1

________________________________________________________________________________________ DS3104 -SE

7.9.2

7.9.3

7.9.4

7.9.5

7.9.6

7.9.7

7.9.8

重新取样.......................................................................................................................................... 45

启用.................................................................................................................................................. 45

合格......................................................................................................................................... 46

输出时钟对齐....................................................................................................................... 46

帧同步Monitor............................................................................................................................. 46

SYNCn销......................................................................................................................................... 46

其他配置选项................................................................................................................ 47

7.10

7.11

7.12

7.13

8.

8.1

8.2

8.3

8.4

9.

9.1

9.2

9.3

9.4

10.

10.1

10.2

10.3

10.4

10.5

10.6

11.

12.

13.

14.

15.

M

ICROPROCESSOR

I

覆盖整个院落

..................................................................................................47

R

ESET

L

逻辑

.............................................................................................................................51

P

OWER

-S

UPPLY

C

ONSIDERATIONS

.............................................................................................51

I

NITIALIZATION

............................................................................................................................51

S

TATUS

B

ITS

.................................................................................................................................52

C

ONFIGURATION

F

IELDS

................................................................................................................52

M

ULTIREGISTER

F

IELDS

.................................................................................................................52

R

EGISTER

D

EFINITIONS

.................................................................................................................53

注册说明.........................................................................................................52

JTAG测试访问端口和边界扫描........................................... .................. 116

JTAG

ESCRIPTION

....................................................................................................................116

JTAG TAP

ONTROLLER

S

TATE

M

ACHINE

D

ESCRIPTION

.............................................................117

我JTAG

NSTRUCTION

R

EGISTER和

I

NSTRUCTIONS

......................................................................119

JTAG牛逼

美东时间

R

EGISTERS

..............................................................................................................120

电气CHARACTERISTICS............................................................................................121

DC

极特

.............................................................................................................121

I

NPUT

C

LOCK

T

即时通信

...............................................................................................................125

O

安输出

C

LOCK

T

即时通信

............................................................................................................125

SPI I

覆盖整个院落

T

即时通信

............................................................................................................126

我JTAG

覆盖整个院落

T

即时通信

.........................................................................................................128

R

ESET

P

IN

T

即时通信

...................................................................................................................129

引脚分配....................................................................................................................130

封装信息.........................................................................................................132

缩略语............................................... .......................................... 133

商标声明................................................ .................................... 134

数据手册版本HISTORY............................................................................................135

3

________________________________________________________________________________________ DS3104 -SE

图列表

图2-1 。典型的应用实例..................................................................................................................... 7

图3-1 。 DS3104 -SE功能框图............................................................................................................... 8

图7-1 。 DPLL框图............................................................................................................................... 25

图7-2 。 T0 DPLL状态转换图......................................................................................................... 27

图7-3 。 T4 DPLL状态转换图.........................................................................................................三十

图7-4 。 FSYNC为8kHz Options.............................................................................................................................. 44

图7-5 。 SPI时钟相位选择........................................................................................................................ 49

图7-6 。 SPI总线Transactions.............................................................................................................................. 50

图9-1 。 JTAG模块Diagram............................................................................................................................. 116

图9-2 。 JTAG TAP控制器状态机............................................. .................................................. ..... 118

图10-1 。建议终止对LVDS引脚............................................. ........................................... 123

图10-2 。在LVDS输入引脚的LVPECL信号，建议终止......................................... ..... 123

图10-3 。推荐用于终止LVPECL兼容输出引脚.......................................... .......... 124

图10-4 。 SPI接口时序图............................................................................................................. 127

图10-5 。 JTAG时序Diagram......................................................................................................................... 128

图10-6 。复位引脚时序图.................................................................................................................. 129

图11-1 。引脚分配Diagram..................................................................................................................... 131

4

________________________________________________________________________________________ DS3104 -SE

表格清单

表1-1 。适用电信Standards................................................................................................................... 6

表6-1 。输入时钟引脚说明.................................................................................................................... 13

表6-2 。输出时钟引脚Descriptions.................................................................................................................. 14

表6-3 。全球引脚说明............................................................................................................................ 15

表6-4 。 SPI总线模式引脚说明............................................................................................................... 15

表6-5 。 JTAG接口引脚说明.............................................................................................................. 16

表6-6 。电源引脚说明................................................................................................................ 16

表7-1 。输入时钟功能............................................................................................................................ 19

表7-2 。锁定频率模式....................................................................................................................... 20

表7-3 。默认的输入时钟优先级.................................................................................................................... 22

表7-4 。阻尼因素和峰值抖动/漂移增益.......................................... ............................................. 31

表7-5 。 T0 DPLL适应的T4 DPLL相位测量模式........................................ .................. 35

表7-6 。输出时钟功能......................................................................................................................... 37

表7-7 。 Digital1 Frequencies................................................................................................................................. 39

表7-8 。 Digital2 Frequencies................................................................................................................................. 39

表7-9 。 APLL频率为输出频率（ APLL T0和T4 APLL ） ...................................... .................... 40

表7-10 。 T0 APLL频率配置......................................................................................................... 40

表7-11 。 T0 APLL2频率配置....................................................................................................... 40

表7-12 。 T4 APLL频率配置......................................................................................................... 41

表7-13 。 OC1 - OC7输出频率选择............................................ .................................................. ... 41

表7-14 。标准频率可编程输出............................................. ................................... 42

表7-15 。外部帧同步源................................................................................................................. 47

表8-1 。寄存器映射............................................................................................................................................ 53

表9-1 。 JTAG指令代码......................................................................................................................... 119

表9-2 。 JTAG ID码........................................................................................................................................ 120

表10-1 。建议的直流工作条件.............................................. .............................................. 121

表10-2 。 DC Characteristics................................................................................................................................ 121

表10-3 。 CMOS / TTL引脚................................................................................................................................... 122

表10-4 。 LVDS / LVPECL输入引脚.................................................................................................................... 122

表10-5 。 LVDS输出引脚................................................................................................................................ 122

表10-6 。 LVPECL电平兼容输出引脚............................................ .................................................. 。 123

表10-7 。输入时钟Timing................................................................................................................................ 125

表10-8 。输入时钟输出时钟延时....................................................................................................... 125

表10-9 。输出时钟相位对齐，帧同步对齐方式......................................... ................... 125

表10-10 。 SPI接口时序........................................................................................................................... 126

表10-11 。 JTAG接口Timing........................................................................................................................ 128

表10-12 。复位引脚时序................................................................................................................................ 129

表11-1 。引脚分配排序由信号名称............................................ ................................................. 130

表12-1 。 CSBGA封装热性能，自然对流........................................... ...................... 132

5