REV ： 102808

DS3102

地层3时钟卡IC，

支持同步以太网

概述

该DS3102是一款低成本，功能丰富的定时IC，用于

电信时钟卡。有8个输入时钟，器件

直接接受从大量的两行定时

线卡和外部DS1 / E1外部定时

BITS收发器。在DS3102持续监视所有

输入时钟和自动执行

无中断参考

如果主要参照故障切换。

在T0 DPLL

符合GR- 1244 Stratum 3标准的要求，

GR-253 ，和G.813和G.8262的要求。

高度可编程的DS3102支持多种

输入

输出频率，包括速率要求

特点

同步用于Stratum 3 / 4E / 4 ， SMC ，和

美国证券交易委员会

符合GR- 1244 Stratum 3标准的要求，

GR-253 ， G.812 IV型， G.813和G.8262

用合适的层数3漂移精度

外部振荡器

可编程带宽： 0.5MHz至400Hz的

无中断参考切换输入丢失

自动或手动相位构建

变频在SONET / SDH ，

PDH ，以太网，无线和CMTS价格

四CMOS / TTL输入（ ≤ 125MHz的）

四LVDS / LVPECL / CMOS / TTL输入

（ ≤ 156.25MHz ）

三个可选帧同步输入（ CMOS / TTL ）

连续输入时钟质量监测

多种输入时钟频率支持：

SONET / SDH ： 6.48 ，N X 19.44 ，N X 51.84MHz

以太网xMII ： 2.5 ， 25 ， 125 ， 156.25MHz

PDH ：N X DS1 ，N X E1 ，N X DS2 ， DS3 ， E3

帧同步：为2kHz ， 4kHz的， 8kHz的

自定义： 2kHz的最高131.072MHz的任何倍数，

最多为8kHz到155.52MHz的倍数

三CMOS / TTL输出（ ≤ 125MHz的）

两个LVDS / LVPECL输出（ ≤ 312.50MHz ）

两个双CMOS / TTL和LVDS / LVPECL输出

五CMOS输出有额外的输出针脚

可以在技术支持2.5V或3.3V

众多的输出时钟频率支持：

SONET / SDH ： 6.48 ，N X 19.44 ，N X 51.84MHz

以太网xMII ： 2.5 ， 25 ， 125 ， 156.25 ， 312.5MHz

PDH ：N X DS1 ，N X E1 ，N X DS2 ， DS3 ， E3

其它： 10 ，10.24 ，13，为30.72MHz

帧同步：为2kHz ， 8kHz的

自定义时钟速率： 2kHz的最多的，以任何倍数

77.76MHz ，最高为8kHz到任意多

311.04MHz ， 10kHz的向上的至任何多

388.79MHz

内部补偿主时钟

振荡器

SPI 处理器接口

工作在1.8V与3.3V的I / O（ 5V容限）

工业温度范围

Maxim Integrated Products版权所有

对于SONET / SDH，同步以太网（1G ，10G

和100Mbps ） ，无线基站，和CMTS

系统。 PLL带宽为0.5MHz至400Hz的

支撑，并且各种各样的锁相环特性

和设备的功能可以被配置，以满足

的许多不同的应用需求。

两个DS3102

设备可以在一个主/从配置

安排定时卡设备保护。

在DS3102的寄存器集向后兼容

Semtech的ACS8522定时IC卡。该DS3102有一个

不同的封装和引脚排列比

ACS8522.

8输入时钟

7路输出时钟

应用

SONET / SDH设备时钟（秒）

同步以太网设备时钟（ EECS ）

定时IC卡在广域网设备，包括的MSPP ，

以太网交换机，路由器， DSLAM设备和

无线基站

部分

DS3102GN

DS3102GN+

温度范围

-40 ° C至+ 85°C

-40 ° C至+ 85°C

PIN- PACKAGE

81 CSBGA （ 10毫米）

2

81 CSBGA （ 10毫米）

2

订购信息

+表示

无铅/符合RoHS标准的封装。

SPI是Motorola ， Inc.的商标。

一般

1

该器件的一些修订可能偏离称为勘误表公布的规格。的多个版本

任何设备可能同时获得通过不同的销售渠道。欲了解器件勘误表的信息，请访问：

www.maxim-ic.com/errata 。

对于定价，交付和订购信息，请联系马克西姆直接在1-888-629-4642 ，或

访问Maxim的网站www.maxim-ic.com 。

____________________________________________________________________________________________ DS3102

目录

1.

2.

3.

4.

5.

5.1

5.2

5.3

5.4

5.5

5.6

5.7

6.

7.

7.1

7.2

7.3

7.4

7.5

标准符合性..........................................................................................................6

应用实例...............................................................................................................7

框图...........................................................................................................................8

详细说明..............................................................................................................9

详细特征.................................................................................................................11

I

NPUT

C

LOCK

F

EATURES

...............................................................................................................11

T0 DPLL F

EATURES

.....................................................................................................................11

T4 DPLL F

EATURES

.....................................................................................................................11

O

安输出

APLL F

EATURES

.............................................................................................................12

O

安输出

C

LOCK

F

EATURES

............................................................................................................12

R

EDUNDANCY

F

EATURES

..............................................................................................................12

G

ENERAL

F

EATURES

.....................................................................................................................12

引脚说明......................................................................................................................13

功能说明.......................................................................................................17

O

概要

....................................................................................................................................17

D

EVICE

I

DENTIFICATION和

P

ROTECTION

.....................................................................................18

L

OCAL

O

SCILLATOR和

M

ASTER

C

LOCK

C

ONFIGURATION

.............................................................18

I

NPUT

C

LOCK

C

ONFIGURATION

......................................................................................................19

信号格式配置................................................................................................................ 19

频率Configuration...................................................................................................................... 20

监测频率.......................................................................................................................... 21

活动监控................................................................................................................................ 21

选择的参考活动监控.............................................. ................................................. 22

优先Configuration............................................................................................................................ 23

自动选择算法............................................................................................................. 23

被迫的选择.................................................................................................................................. 24

超快速切换参考........................................................................................................... 24

外部参考切换Mode.................................................................................................... 24

输出时钟相位连续性在参考切换........................................... ................... 25

T0 DPLL状态机....................................................................................................................... 27

T4 DPLL状态机.......................................................................................................................三十

带宽............................................................................................................................................ 32

减震Factor.................................................................................................................................... 32

相Detectors................................................................................................................................... 32

失锁检测........................................................................................................................ 33

第一阶段扩建................................................................................................................................... 34

输入到输出（手动）相位调整.......................................... .............................................. 34

第一阶段重新校准............................................................................................................................. 34

频率和相位Measurement................................................................................................... 35

输入抖动和漂移Tolerance....................................................................................................... 36

抖动和漂移转移.................................................................................................................. 36

输出抖动和漂移..................................................................................................................... 37

信号格式配置................................................................................................................ 38

频率Configuration...................................................................................................................... 38

7.4.1

7.4.2

7.5.1

7.5.2

7.5.3

I

NPUT

C

LOCK

M

ONITORING

............................................................................................................21

7.6

I

NPUT

C

LOCK

P

RIORITY

, S

选举

,

和

S

魔力

....................................................................23

7.6.1

7.6.2

7.6.3

7.6.4

7.6.5

7.6.6

7.7

DPLL一

体系结构的设计与

C

ONFIGURATION

..................................................................................26

7.7.1

7.7.2

7.7.3

7.7.4

7.7.5

7.7.6

7.7.7

7.7.8

7.7.9

7.7.10

7.7.11

7.7.12

7.7.13

7.8

7.9

O

安输出

C

LOCK

C

ONFIGURATION

...................................................................................................37

E

QUIPMENT

R

EDUNDANCY

C

ONFIGURATION

...................................................................................45

2 141

7.8.1

7.8.2

REV ： 102808

____________________________________________________________________________________________ DS3102

7.9.1

7.9.2

7.9.3

7.9.4

主从输出时钟相位对齐.......................................... ........................................... 45

主从框架和多帧对齐与外部帧同步信号..................... 46

SYNCn销......................................................................................................................................... 48

其他配置选项................................................................................................................ 49

7.10

7.11

7.12

7.13

8.

8.1

8.2

8.3

8.4

9.

9.1

9.2

9.3

9.4

10.

10.1

10.2

10.3

10.4

10.5

10.6

11.

12.

13.

14.

M

ICROPROCESSOR

I

覆盖整个院落

..................................................................................................49

R

ESET

L

逻辑

.............................................................................................................................52

P

OWER

-S

UPPLY

C

ONSIDERATIONS

.............................................................................................52

I

NITIALIZATION

............................................................................................................................52

S

TATUS

B

ITS

.................................................................................................................................53

C

ONFIGURATION

F

IELDS

................................................................................................................53

M

ULTIREGISTER

F

IELDS

.................................................................................................................53

R

EGISTER

D

EFINITIONS

.................................................................................................................54

注册说明.........................................................................................................53

JTAG测试访问端口和边界扫描........................................... .................. 123

JTAG

ESCRIPTION

....................................................................................................................123

JTAG TAP

ONTROLLER

S

TATE

M

ACHINE

D

ESCRIPTION

.............................................................124

我JTAG

NSTRUCTION

R

EGISTER和

I

NSTRUCTIONS

......................................................................126

JTAG牛逼

美东时间

R

EGISTERS

..............................................................................................................127

电气CHARACTERISTICS............................................................................................128

DC

极特

.............................................................................................................128

I

NPUT

C

LOCK

T

即时通信

...............................................................................................................132

O

安输出

C

LOCK

T

即时通信

............................................................................................................132

SPI I

覆盖整个院落

T

即时通信

............................................................................................................133

我JTAG

覆盖整个院落

T

即时通信

.........................................................................................................135

R

ESET

P

IN

T

即时通信

...................................................................................................................136

引脚分配....................................................................................................................137

封装信息.........................................................................................................139

缩略语............................................... .......................................... 140

数据手册版本HISTORY............................................................................................141

REV ： 102808

3的141

____________________________________________________________________________________________ DS3102

图列表

图2-1 。典型的应用实例..................................................................................................................... 7

图3-1 。框图........................................................................................................................................... 8

图7-1 。 DPLL框图............................................................................................................................... 26

图7-2 。 T0 DPLL状态转换图......................................................................................................... 28

图7-3 。 T4 DPLL状态转换图......................................................................................................... 31

图7-4 。 FSYNC为8kHz Options.............................................................................................................................. 44

图7-5 。 SPI时钟相位选择........................................................................................................................ 50

图7-6 。 SPI总线Transactions.............................................................................................................................. 51

图9-1 。 JTAG模块Diagram............................................................................................................................. 123

图9-2 。 JTAG TAP控制器状态机............................................. .................................................. ..... 125

图10-1 。建议终止对LVDS引脚............................................. ........................................... 130

图10-2 。在LVDS输入引脚的LVPECL信号，建议终止......................................... ..... 130

图10-3 。推荐用于终止LVPECL兼容输出引脚.......................................... .......... 131

图10-4 。 SPI接口时序图............................................................................................................. 134

图10-5 。 JTAG时序Diagram......................................................................................................................... 135

图10-6 。复位引脚时序图.................................................................................................................. 136

图11-1 。引脚分配Diagram..................................................................................................................... 138

REV ： 102808

4 141

____________________________________________________________________________________________ DS3102

表格清单

表1-1 。适用电信Standards................................................................................................................... 6

表6-1 。输入时钟引脚说明.................................................................................................................... 13

表6-2 。输出时钟引脚Descriptions.................................................................................................................. 14

表6-3 。全球引脚说明............................................................................................................................ 15

表6-4 。 SPI总线模式引脚说明............................................................................................................... 15

表6-5 。 JTAG接口引脚说明.............................................................................................................. 16

表6-6 。电源引脚说明................................................................................................................ 16

表7-1 。 GR- 1244的Stratum 3稳定性要求示例.......................................... .................................... 18

表7-2 。输入时钟功能............................................................................................................................ 19

表7-3 。锁定频率模式....................................................................................................................... 20

表7-4 。默认的输入时钟优先级.................................................................................................................... 23

表7-5 。阻尼因素和峰值抖动/漂移增益.......................................... ............................................. 32

表7-6 。 T0 DPLL适应的T4 DPLL相位测量模式........................................ .................. 36

表7-7 。输出时钟功能......................................................................................................................... 37

表7-8 。 Digital1 Frequencies................................................................................................................................. 39

表7-9 。 Digital2 Frequencies................................................................................................................................. 40

表7-10 。 APLL频率为输出频率（ APLL T0和T4 APLL ） ...................................... .................. 40

表7-11 。 T0 APLL频率配置......................................................................................................... 40

表7-12 。 T0 APLL2频率配置....................................................................................................... 40

表7-13 。 T4 APLL频率配置......................................................................................................... 41

表7-14 。 OC1到OC7输出频率选择............................................ .................................................. 41

表7-15 。标准频率可编程输出............................................. ................................... 42

表7-16 。设备冗余方法............................................... .................................................. 45 ..

表7-17 。外部帧同步模式和源........................................... .................................................. ... 47

表7-18 。外部帧同步源................................................................................................................. 48

表8-1 。寄存器映射............................................................................................................................................ 54

表9-1 。 JTAG指令代码......................................................................................................................... 126

表9-2 。 JTAG ID码........................................................................................................................................ 127

表10-1 。建议的直流工作条件.............................................. .............................................. 128

表10-2 。 DC Characteristics................................................................................................................................ 128

表10-3 。 CMOS / TTL引脚................................................................................................................................... 129

表10-4 。 LVDS / LVPECL输入引脚.................................................................................................................... 129

表10-5 。 LVDS输出引脚................................................................................................................................ 129

表10-6 。 LVPECL电平兼容输出引脚............................................ .................................................. 。 130

表10-7 。输入时钟Timing................................................................................................................................ 132

表10-8 。输入时钟输出时钟延时....................................................................................................... 132

表10-9 。输出时钟相位对齐，帧同步调整模式........................................ .................... 132

表10-10 。 SPI接口时序........................................................................................................................... 133

表10-11 。 JTAG接口Timing........................................................................................................................ 135

表10-12 。复位引脚时序................................................................................................................................ 136

表11-1 。引脚分配排序由信号名称............................................ ................................................. 137

表12-1 。 CSBGA封装热性能，自然对流........................................... ...................... 139

REV ： 102808

5 141

启： 102607

DS3102

地层3时钟卡IC，

支持同步以太网

概述

该DS3102是一款低成本，功能丰富的定时IC，用于

电信时钟卡。有8个输入时钟，器件

直接接受从大量的两行定时

线卡和外部DS1 / E1外部定时

BITS收发器。在DS3102持续监视所有

输入时钟和自动执行

无中断参考

如果主要参照故障切换。

在T0 DPLL

符合GR- 1244 Stratum 3标准的要求，

GR-253 ，和G.813和G.8262的要求。

高度可编程的DS3102支持多种

输入

输出频率，包括速率要求

特点

同步用于Stratum 3 / 4E / 4 ， SMC ，和

美国证券交易委员会

符合GR- 1244 Stratum 3标准的要求，

GR-253 ， G.812 IV型， G.813和G.8262

用合适的层数3漂移精度

外部振荡器

可编程带宽： 0.5MHz至400Hz的

无中断参考切换输入丢失

自动或手动相位构建

变频在SONET / SDH ，

PDH ，以太网，无线和CMTS价格

四CMOS / TTL输入（ ≤ 125MHz的）

四LVDS / LVPECL / CMOS / TTL输入

（ ≤ 156.25MHz ）

三个可选帧同步输入（ CMOS / TTL ）

连续输入时钟质量监测

多种输入时钟频率支持：

SONET / SDH ： 6.48 ，N X 19.44 ，N X 51.84MHz

以太网xMII ： 2.5 ， 25 ， 125 ， 156.25MHz

PDH ：N X DS1 ，N X E1 ，N X DS2 ， DS3 ， E3

帧同步：为2kHz ， 4kHz的， 8kHz的

自定义： 2kHz的最高131.072MHz的任何倍数，

最多为8kHz到155.52MHz的倍数

三CMOS / TTL输出（ ≤ 125MHz的）

两个LVDS / LVPECL输出（ ≤ 312.50MHz ）

两个双CMOS / TTL和LVDS / LVPECL输出

五CMOS输出有额外的输出针脚

可以在技术支持2.5V或3.3V

众多的输出时钟频率支持：

SONET / SDH ： 6.48 ，N X 19.44 ，N X 51.84MHz

以太网xMII ： 2.5 ， 25 ， 125 ， 156.25 ， 312.5MHz

PDH ：N X DS1 ，N X E1 ，N X DS2 ， DS3 ， E3

其它： 10 ，10.24 ，13，为30.72MHz

帧同步：为2kHz ， 8kHz的

自定义时钟速率： 2kHz的最多的，以任何倍数

77.76MHz ，最高为8kHz到任意多

311.04MHz ， 10kHz的向上的至任何多

388.79MHz

内部补偿主时钟

振荡器

SPI 处理器接口

工作在1.8V与3.3V的I / O（ 5V容限）

工业温度范围

Maxim Integrated Products版权所有

对于SONET / SDH，同步以太网（1G ，10G

和100Mbps ） ，无线基站，和CMTS

系统。 PLL带宽为0.5MHz至400Hz的

支撑，并且各种各样的锁相环特性

和设备的功能可以被配置，以满足

的许多不同的应用需求。

两个DS3102

设备可以在一个主/从配置

安排定时卡设备保护。

在DS3102的寄存器集向后兼容

Semtech的ACS8522定时IC卡。该DS3102有一个

不同的封装和引脚排列比

ACS8522.

8输入时钟

7路输出时钟

应用

SONET / SDH设备时钟（秒）

同步以太网设备时钟（ EECS ）

定时IC卡在广域网设备，包括的MSPP ，

以太网交换机，路由器， DSLAM设备和

无线基站

部分

DS3102GN

DS3102GN+

温度范围

-40 ° C至+ 85°C

-40 ° C至+ 85°C

PIN- PACKAGE

81 CSBGA （ 10毫米）

2

81 CSBGA （ 10毫米）

2

订购信息

+表示

无铅/符合RoHS标准的封装。

SPI是Motorola ， Inc.的商标。

一般

1

该器件的一些修订可能偏离称为勘误表公布的规格。的多个版本

任何设备可能同时获得通过不同的销售渠道。欲了解器件勘误表的信息，请访问：

www.maxim-ic.com/errata 。

对于定价，交付和订购信息，请联系马克西姆直接在1-888-629-4642 ，或

访问Maxim的网站www.maxim-ic.com 。

____________________________________________________________________________________________ DS3102

目录

1.

2.

3.

4.

5.

5.1

5.2

5.3

5.4

5.5

5.6

5.7

6.

7.

7.1

7.2

7.3

7.4

7.5

标准符合性..........................................................................................................6

应用实例...............................................................................................................7

框图...........................................................................................................................8

详细说明..............................................................................................................9

详细特征.................................................................................................................11

I

NPUT

C

LOCK

F

EATURES

...............................................................................................................11

T0 DPLL F

EATURES

.....................................................................................................................11

T4 DPLL F

EATURES

.....................................................................................................................11

O

安输出

APLL F

EATURES

.............................................................................................................12

O

安输出

C

LOCK

F

EATURES

............................................................................................................12

R

EDUNDANCY

F

EATURES

..............................................................................................................12

G

ENERAL

F

EATURES

.....................................................................................................................12

引脚说明......................................................................................................................13

功能说明.......................................................................................................17

O

概要

....................................................................................................................................17

D

EVICE

I

DENTIFICATION和

P

ROTECTION

.....................................................................................18

L

OCAL

O

SCILLATOR和

M

ASTER

C

LOCK

C

ONFIGURATION

.............................................................18

I

NPUT

C

LOCK

C

ONFIGURATION

......................................................................................................19

信号格式配置................................................................................................................ 19

频率Configuration...................................................................................................................... 20

监测频率.......................................................................................................................... 21

活动监控................................................................................................................................ 21

选择的参考活动监控.............................................. ................................................. 22

优先Configuration............................................................................................................................ 23

自动选择算法............................................................................................................. 23

被迫的选择.................................................................................................................................. 24

超快速切换参考........................................................................................................... 24

外部参考切换Mode.................................................................................................... 24

输出时钟相位连续性在参考切换........................................... ................... 25

T0 DPLL状态机....................................................................................................................... 27

T4 DPLL状态机.......................................................................................................................三十

带宽............................................................................................................................................ 32

减震Factor.................................................................................................................................... 32

相Detectors................................................................................................................................... 32

失锁检测........................................................................................................................ 33

第一阶段扩建................................................................................................................................... 34

输入到输出（手动）相位调整.......................................... .............................................. 34

第一阶段重新校准............................................................................................................................. 34

频率和相位Measurement................................................................................................... 35

输入抖动和漂移Tolerance....................................................................................................... 36

抖动和漂移转移.................................................................................................................. 36

输出抖动和漂移..................................................................................................................... 37

信号格式配置................................................................................................................ 38

频率Configuration...................................................................................................................... 38

7.4.1

7.4.2

7.5.1

7.5.2

7.5.3

I

NPUT

C

LOCK

M

ONITORING

............................................................................................................21

7.6

I

NPUT

C

LOCK

P

RIORITY

, S

选举

,

和

S

魔力

....................................................................23

7.6.1

7.6.2

7.6.3

7.6.4

7.6.5

7.6.6

7.7

DPLL一

体系结构的设计与

C

ONFIGURATION

..................................................................................26

7.7.1

7.7.2

7.7.3

7.7.4

7.7.5

7.7.6

7.7.7

7.7.8

7.7.9

7.7.10

7.7.11

7.7.12

7.7.13

7.8

7.9

O

安输出

C

LOCK

C

ONFIGURATION

...................................................................................................37

E

QUIPMENT

R

EDUNDANCY

C

ONFIGURATION

...................................................................................45

2 141

7.8.1

7.8.2

启： 102607

____________________________________________________________________________________________ DS3102

7.9.1

7.9.2

7.9.3

7.9.4

主从输出时钟相位对齐.......................................... ........................................... 45

主从框架和多帧对齐与外部帧同步信号..................... 46

SYNCn销......................................................................................................................................... 47

其他配置选项................................................................................................................ 48

7.10

7.11

7.12

7.13

8.

8.1

8.2

8.3

8.4

9.

9.1

9.2

9.3

9.4

10.

10.1

10.2

10.3

10.4

10.5

10.6

11.

12.

13.

14.

M

ICROPROCESSOR

I

覆盖整个院落

..................................................................................................48

R

ESET

L

逻辑

.............................................................................................................................52

P

OWER

-S

UPPLY

C

ONSIDERATIONS

.............................................................................................52

I

NITIALIZATION

............................................................................................................................52

S

TATUS

B

ITS

.................................................................................................................................53

C

ONFIGURATION

F

IELDS

................................................................................................................53

M

ULTIREGISTER

F

IELDS

.................................................................................................................53

R

EGISTER

D

EFINITIONS

.................................................................................................................54

注册说明.........................................................................................................53

JTAG测试访问端口和边界扫描........................................... .................. 123

JTAG

ESCRIPTION

....................................................................................................................123

JTAG TAP

ONTROLLER

S

TATE

M

ACHINE

D

ESCRIPTION

.............................................................124

我JTAG

NSTRUCTION

R

EGISTER和

I

NSTRUCTIONS

......................................................................126

JTAG牛逼

美东时间

R

EGISTERS

..............................................................................................................127

电气CHARACTERISTICS............................................................................................128

DC

极特

.............................................................................................................128

I

NPUT

C

LOCK

T

即时通信

...............................................................................................................132

O

安输出

C

LOCK

T

即时通信

............................................................................................................132

SPI I

覆盖整个院落

T

即时通信

............................................................................................................133

我JTAG

覆盖整个院落

T

即时通信

.........................................................................................................135

R

ESET

P

IN

T

即时通信

...................................................................................................................136

引脚分配....................................................................................................................137

封装信息.........................................................................................................139

缩略语............................................... .......................................... 140

数据手册版本HISTORY............................................................................................141

启： 102607

3的141

____________________________________________________________________________________________ DS3102

图列表

图2-1 。典型的应用实例..................................................................................................................... 7

图3-1 。框图........................................................................................................................................... 8

图7-1 。 DPLL框图............................................................................................................................... 26

图7-2 。 T0 DPLL状态转换图......................................................................................................... 28

图7-3 。 T4 DPLL状态转换图......................................................................................................... 31

图7-4 。 FSYNC为8kHz Options.............................................................................................................................. 44

图7-5 。 SPI时钟相位选择........................................................................................................................ 50

图7-6 。 SPI总线Transactions.............................................................................................................................. 51

图9-1 。 JTAG模块Diagram............................................................................................................................. 123

图9-2 。 JTAG TAP控制器状态机............................................. .................................................. ..... 125

图10-1 。建议终止对LVDS引脚............................................. ........................................... 130

图10-2 。在LVDS输入引脚的LVPECL信号，建议终止......................................... ..... 130

图10-3 。推荐用于终止LVPECL兼容输出引脚.......................................... .......... 131

图10-4 。 SPI接口时序图............................................................................................................. 134

图10-5 。 JTAG时序Diagram......................................................................................................................... 135

图10-6 。复位引脚时序图.................................................................................................................. 136

图11-1 。引脚分配Diagram..................................................................................................................... 138

启： 102607

4 141

____________________________________________________________________________________________ DS3102

表格清单

表1-1 。适用电信Standards................................................................................................................... 6

表6-1 。输入时钟引脚说明.................................................................................................................... 13

表6-2 。输出时钟引脚Descriptions.................................................................................................................. 14

表6-3 。全球引脚说明............................................................................................................................ 15

表6-4 。 SPI总线模式引脚说明............................................................................................................... 15

表6-5 。 JTAG接口引脚说明.............................................................................................................. 16

表6-6 。电源引脚说明................................................................................................................ 16

表7-1 。 GR- 1244的Stratum 3稳定性要求示例.......................................... .................................... 18

表7-2 。输入时钟功能............................................................................................................................ 19

表7-3 。锁定频率模式....................................................................................................................... 20

表7-4 。默认的输入时钟优先级.................................................................................................................... 23

表7-5 。阻尼因素和峰值抖动/漂移增益.......................................... ............................................. 32

表7-6 。 T0 DPLL适应的T4 DPLL相位测量模式........................................ .................. 36

表7-7 。输出时钟功能......................................................................................................................... 37

表7-8 。 Digital1 Frequencies................................................................................................................................. 39

表7-9 。 Digital2 Frequencies................................................................................................................................. 40

表7-10 。 APLL频率为输出频率（ APLL T0和T4 APLL ） ...................................... .................. 40

表7-11 。 T0 APLL频率配置......................................................................................................... 40

表7-12 。 T0 APLL2频率配置....................................................................................................... 40

表7-13 。 T4 APLL频率配置......................................................................................................... 41

表7-14 。 OC1到OC7输出频率选择............................................ .................................................. 41

表7-15 。标准频率可编程输出............................................. ................................... 42

表7-16 。设备冗余方法............................................... .................................................. 45 ..

表7-17 。外部帧同步源................................................................................................................. 48

表8-1 。寄存器映射............................................................................................................................................ 54

表9-1 。 JTAG指令代码......................................................................................................................... 126

表9-2 。 JTAG ID码........................................................................................................................................ 127

表10-1 。建议的直流工作条件.............................................. .............................................. 128

表10-2 。 DC Characteristics................................................................................................................................ 128

表10-3 。 CMOS / TTL引脚................................................................................................................................... 129

表10-4 。 LVDS / LVPECL输入引脚.................................................................................................................... 129

表10-5 。 LVDS输出引脚................................................................................................................................ 129

表10-6 。 LVPECL电平兼容输出引脚............................................ .................................................. 。 130

表10-7 。输入时钟Timing................................................................................................................................ 132

表10-8 。输入时钟输出时钟延时....................................................................................................... 132

表10-9 。输出时钟相位对齐，帧同步调整模式........................................ .................... 132

表10-10 。 SPI接口时序........................................................................................................................... 133

表10-11 。 JTAG接口Timing........................................................................................................................ 135

表10-12 。复位引脚时序................................................................................................................................ 136

表11-1 。引脚分配排序由信号名称............................................ ................................................. 137

表12-1 。 CSBGA封装热性能，自然对流........................................... ...................... 139

启： 102607

5 141