19-4546 ;第9版; 10/09

演示套件可用

DS3100

2层/ 3E / 3时钟卡IC

www.maxim-ic.com

概述

当与外部TCXO或OCXO ，成对的

DS3100是一个完整的中央定时和

用于SONET / SDH网络同步解决方案

元素。两个多协议BITS / SSU接收器

和14个输入时钟，可直接接受两个

外部定时和线路定时从大量的

线路卡。所有的输入时钟连续监测

对频率精度和活性。任何两个输入的

时钟可以被选择为2的参考文献

核心DPLL 。在T0 DPLL符合Stratum 2 ，

如图3E所示， 3 ，4E和GR1244 4的要求， GR-253 ，

G.812类型I - IV ， G.813和G.8262 。从输出

的核心DPLL ，各种各样的输出时钟的

频率和帧脉冲，可以制造

同时对11输出的时钟管脚。两

DS3100器件可以在主/从配置

安排定时卡设备保护。

DS3100的寄存器和I / O引脚落后

与升特公司的ACS8520和ACS8530兼容

定时卡IC 。

特点

同步子系统为2层， 3E ，

3 ， 4E和4加SMC ，美国证券交易委员会和EEC

- 是否符合GR- 1244 2层要求 - 4 ，

GR- 253 ， G.812类型I - IV ， G.813和G.8262

- 2层， 3E或3漂移精度

合适的外部振荡器

- 可编程带宽0.5MHz至70Hz的

- 无中断参考切换输入丢失

- 相位构建和瞬态吸收

- 锁并生成125MHz的千兆位

根据ITU-T G.8261同步以太网

14输入时钟

- 10 CMOS / TTL输入接受为2kHz ， 4kHz的，和任何

8kHz的高达125MHz的多

- 两个LVDS / LVPECL / CMOS / TTL输入接受

Nx8kHz高达125MHz加155.52MHz

- 两路64kHz复合时钟接收器

- 连续输入时钟质量监测

- 独立的2/4 / 8kHz的帧同步输入

11路输出时钟

- 五CMOS / TTL输出驱动器的任何内部

生产的时钟最高77.76MHz

- 两个LVDS输出，每个驱动器的任何内部

产生时钟高达311.04MHz

- 一个路64kHz复合时钟发送器

- 一个1.544MHz / 2.048MHz的输出时钟

- 两个同步脉冲：为8kHz和2kHz的

- 输出时钟的房价包括为2kHz ， 8kHz的， NxDS1 ，

NxDS2 ， DS3 ， NxE1 ， E3 ， 6.48MHz ， 19.44MHz ，

38.88MHz ， 51.84MHz ，中的62.5MHz ， 77.76MHz ，

125MHz的， 155.52MHz ， 311.04MHz

两个多协议BITS / SSU收发器

- 接收和发送DS1 ， E1 ， 2048kHz和

6312kHz定时信号

- 插入和提取SSM消息（ DS1 ， E1 ）

- 自动失效时钟上的LOS ， OOF ，

AIS等缺陷

内部补偿主时钟

振荡器频率精度

处理器接口： 8位并行或SPI串行

工作在1.8V与3.3V的I / O（ 5V容限）

应用

SONET / SDH的ADM ，的MSPP ，和MSSP

数字交叉连接

DSLAM设备

服务提供商路由器

工作原理图

时间从

线卡

（各种价格）

14

时间从

BITS / SSU

（ DS1 ， E1 ， CC等）

本地TCXO

或OCXO

定时BITS / SSU

（ DS1 ， E1 ， CC等）

DS3100

SONET / SDH的

同步

IC

2

2

11

时机

线卡

（各种价格）

控制状态

订购信息

部分

DS3100GN

DS3100GN+

温度范围

-40 ° C至+ 85°C

-40 ° C至+ 85°C

PIN- PACKAGE

256 CSBGA （ 17毫米）

2

256 CSBGA （ 17毫米）

2

+表示

一个铅（Pb ） - 免费/符合RoHS标准的封装。

注意：

该器件的一些修订可能偏离称为勘误表公布的规格。任何器件的多个版本

可能同时获得通过不同的销售渠道。欲了解器件勘误表的信息，请点击这里：

www.maxim-ic.com/errata 。

1 227

DS3100

目录

1.标准符合性.............................................. .................................................. 7

2. BLOCK DIAGRAM.................................................................................................................8

3.应用实例.....................................................................................................9

4.详细说明.............................................. .................................................. ..10

5.详细特征.......................................................................................................12

5.1

5.2

5.3

5.4

5.5

5.6

T0 DPLL F

EATURES

....................................................................................................................12

T4 DPLL F

EATURES

....................................................................................................................12

I

NPUT

C

LOCK

F

EATURES

..............................................................................................................12

O

安输出

C

LOCK

F

EATURES

..........................................................................................................13

R

EDUNDANCY

F

EATURES

.............................................................................................................13

BITS牛逼

RANSCEIVER

F

EATURES

....................................................................................................13

5.6.1

5.6.2

5.6.3

General......................................................................................................................................... 13

接收器....................................................................................................................................... 13

发射机................................................................................................................................... 14

5.7

5.8

C

OMPOSITE

C

LOCK

I /华氏度

EATURES

...............................................................................................14

G

ENERAL

F

EATURES

...................................................................................................................14

6 PIN DESCRIPTIONS............................................................................................................15

7.功能描述.............................................. ............................................... 24

7.1

7.2

7.3

7.4

7.5

O

概要

...................................................................................................................................24

D

EVICE

I

DENTIFICATION和

P

ROTECTION

....................................................................................25

L

OCAL

O

SCILLATOR和

M

ASTER

C

LOCK

C

ONFIGURATION

...........................................................25

I

NPUT

C

LOCK

C

ONFIGURATION

.....................................................................................................26

7.4.1

7.4.2

7.5.1

7.5.2

7.5.3

7.5.4

信号格式Configuration......................................................................................................... 26

频率配置.............................................................................................................. 28

频率Monitoring................................................................................................................... 29

活动监控........................................................................................................................ 29

选择的参考活动监控.............................................. .......................................... 30

子母钟Inputs................................................................................................................三十

优先级配置.................................................................................................................... 31

自动选择算法..................................................................................................... 31

被迫Selection........................................................................................................................... 32

超快速参考Switching.................................................................................................... 32

外部参考切换模式.............................................. .............................................. 32

输出时钟相位连续性在参考切换........................................... ............ 33

T0 DPLL状态机............................................................................................................... 33

T4 DPLL状态机............................................................................................................... 36

Bandwidth..................................................................................................................................... 37

阻尼系数............................................................................................................................ 38

相位检测器........................................................................................................................... 38

相位锁定的损失Detection...................................................................................................... 39

第一阶段监测和相位构建........................................... ................................................. 40

输入到输出的相位调整............................................. .................................................. 41

第一阶段重新校准..................................................................................................................... 41

频率和相位测量.............................................. ............................................. 41

输入漂移和抖动容限............................................. .................................................. 42

2 227

I

NPUT

C

LOCK

Q

UALITY

M

ONITORING

............................................................................................29

7.6

I

NPUT

C

LOCK

P

RIORITY

, S

选举

,

和

S

魔力

..................................................................31

7.6.1

7.6.2

7.6.3

7.6.4

7.6.5

7.6.6

7.7

DPLL一

体系结构的设计与

C

ONFIGURATION

.................................................................................33

7.7.1

7.7.2

7.7.3

7.7.4

7.7.5

7.7.6

7.7.7

7.7.8

7.7.9

7.7.10

7.7.11

19-4546 ;第9版; 10/09

DS3100

12年7月7日的抖动和漂移Transfer........................................................................................................... 42

13年7月7日输出抖动和漂移............................................................................................................. 43

7.8

7.9

O

安输出

C

LOCK

C

ONFIGURATION

.................................................................................................44

7.8.1

7.8.2

7.9.1

7.9.2

7.9.3

7.10.1

7.10.2

7.10.3

7.10.4

7.10.5

7.10.6

7.10.7

7.10.8

信号格式Configuration......................................................................................................... 45

频率配置.............................................................................................................. 45

主从引脚Feature............................................................................................................. 55

主从输出时钟相位对齐........................................... ................................... 55

主从框架和多帧队列与SYNC2K引脚..................................... 56

主时钟连接........................................................................................................... 59

接收机时钟连接........................................................................................................ 59

发射机时钟连接............................................... .................................................. ... 61

线路接口单元........................................................................................................................ 62

DS1同步Interface..................................................................................................... 68

E1同步接口....................................................................................................... 70

G.703 2048kHz同步接口............................................ ....................................... 72

G.703附录II 6312kHz日本同步接口......................................... ...... 73

E

QUIPMENT

R

EDUNDANCY

C

ONFIGURATION

.................................................................................54

7.10 M

ULTIPROTOCOL

BITS牛逼

RANSCEIVERS

........................................................................................58

7.11 C

OMPOSITE

C

LOCK

R

ECEIVERS和

T

变送器

......................................................................74

7.11.1 IC1和IC2接收器................................................................................................................. 75

7.11.2 OC8变送器........................................................................................................................... 75

7.12 M

ICROPROCESSOR

I

NTERFACES

..................................................................................................77

7.12.1并行接口Modes............................................................................................................... 77

7.12.2 SPI接口Mode....................................................................................................................... 77

7.13 R

ESET

L

逻辑

..............................................................................................................................79

7.14 P

OWER

-S

UPPLY

C

ONSIDERATIONS

..............................................................................................80

7.15 I

NITIALIZATION

.............................................................................................................................80

8.寄存器说明.............................................. ................................................. 81

8.1

8.2

8.3

8.4

8.5

9.1

9.2

9.3

9.4

10.1

10.2

10.3

10.4

10.5

10.6

10.7

S

TATUS

B

ITS

...............................................................................................................................81

C

ONFIGURATION

F

IELDS

..............................................................................................................81

M

ULTIREGISTER

F

IELDS

...............................................................................................................81

C

矿

R

EGISTER

D

EFINITIONS

......................................................................................................82

BITS牛逼

RANSCEIVER

R

EGISTER

D

EFINITIONS

...............................................................................147

JTAG

ESCRIPTION

..................................................................................................................198

JTAG TAP

ONTROLLER

S

TATE

M

ACHINE

D

ESCRIPTION

............................................................199

我JTAG

NSTRUCTION

R

EGISTER和

I

NSTRUCTIONS

....................................................................201

JTAG牛逼

美东时间

R

EGISTERS

.............................................................................................................202

DC

极特

...............................................................................................................203

I

NPUT

C

LOCK

T

即时通信

.................................................................................................................207

O

安输出

C

LOCK

T

即时通信

.............................................................................................................207

BITS牛逼

RANSCEIVER

T

即时通信

.......................................................................................................208

P

ARALLEL

I

覆盖整个院落

T

即时通信

....................................................................................................210

SPI I

覆盖整个院落

T

即时通信

..............................................................................................................213

我JTAG

覆盖整个院落

T

即时通信

...........................................................................................................214

9. JTAG测试访问端口和边界扫描......................................... ........... 198

10.电气特性.............................................. .................................... 203

11引脚分配..........................................................................................................215

12.封装信息.............................................. ................................................. 221

12.1 256-P

IN

CSBGA （ 17

MM X

17

MM

) ..............................................................................................221

13.热INFORMATION................................................................................................222

19-4546 ;第9版; 10/09

3的227

DS3100

14.词汇表.......................................................................................................................223

15.缩略语............................................. .................................. 224

16.商标声明.............................................. ............................ 224

17.数据手册版本历史............................................ ...................................... 225

19-4546 ;第9版; 10/09

4 227

DS3100

图列表

图2-1 。 DS3100框图............................................................................................................................. 8

图3-1 。典型的应用实例..................................................................................................................... 9

图7-1 。 T0 DPLL状态转换图......................................................................................................... 34

图7-2 。 T4 DPLL状态转换图......................................................................................................... 37

图7-3 。典型的MTIE为T0 DPLL输出........................................................................................................... 43

图7-4 。典型的TDEV为T0 DPLL输出.......................................................................................................... 44

图7-5 。 DPLL框图............................................................................................................................... 46

图7-6 。 OC10 8kHz的选项................................................................................................................................ 54

图7-7 。 BITS收发器结构图............................................................................................................ 58

图7-8 。 BITS收发器的主时钟PLL框图........................................... ................................... 59

图7-9 。 BITS发送器时钟复用框图............................................ ............................................... 60

图7-10 。 BITS外部收发器Components............................................................................................... 62

图7-11 。抖动容限， DS1模式.................................................................................................................. 63

图7-12 。抖动容限， E1和2048kHz方式........................................... .................................................. 64

图7-13 。发射脉冲模板， DS1模式............................................ .................................................. ..... 66

图7-14 。发射脉冲模板， E1 Mode...................................................................................................... 66

图7-15 。发射脉冲模板， 2048kHz模式............................................ ................................................ 67

图7-16 。 FAS /硅/ RAI / SA来源Logic................................................................................................................. 72

图7-17 。 GR- 378复合时钟脉冲Mask.................................................................................................. 76

图7-18 。 SPI时钟极性和相位Options.................................................................................................. 78

图7-19 。 SPI总线Transactions............................................................................................................................ 79

图9-1 。 JTAG模块Diagram............................................................................................................................. 198

图9-2 。 JTAG TAP控制器状态机............................................. .................................................. ..... 200

图10-1 。建议终止对LVDS引脚............................................. ........................................... 204

图10-2 。推荐用于终止LVPECL销............................................. ....................................... 205

图10-3 。推荐外部元件的AMI复合时钟引脚.......................................... ..... 206

图10-4 。 BITS接收时序Diagram........................................................................................................... 208

图10-5 。 BITS发送时序Diagram....................................................................................................... 209

图10-6 。并行接口时序图（非复用） ........................................... ............................... 211

图10-7 。并行接口时序图（复用） ........................................... ...................................... 212

图10-8 。 SPI接口时序图............................................................................................................. 213

图10-9 。 JTAG时序Diagram......................................................................................................................... 214

图11-1 。 DS3100引脚分配，左半............................................ .................................................. ...... 219

图11-2 。 DS3100引脚分配 - 右Half.................................................................................................. 220

19-4546 ;第9版; 10/09

5 227

DS3100

地层3 / 3E时钟卡IC

www.maxim-ic.com

概述

当与外部TCXO或OCXO ，成对的

DS3100是一个完整的中央定时和

用于SONET / SDH网络同步解决方案

元素。两个多协议BITS / SSU接收器

和14个输入时钟，可直接接受两个

外部定时和线路定时从大量的

线路卡。所有的输入时钟连续监测

对频率精度和活性。任何两个输入的

时钟可以被选择为2的参考文献

核心DPLL 。在T0 DPLL符合Stratum 3

和GR1244 ， GR-253 ，和3E要求

对G.812 III型和G.813的要求。从

输出的核心DPLL的，种类繁多的输出时钟的

频率和帧脉冲，可以制造

同时对11输出的时钟管脚。两

DS3100器件可以在主/从配置

安排定时卡设备保护。

DS3100的寄存器和I / O引脚落后

与升特公司的ACS8520和ACS8530兼容

定时卡IC 。

特点

同步子系统3E级， 3 ，

4E和4 ， SMC及美国证券交易委员会

- 是否符合GR- 1244的Stratum 3 / 3E的要求，

GR- 253 ， G.812类型I， III和IV ，和G.813

- 用合适的地层3E漂移精度

外部振荡器

- 可编程带宽0.5MHz至70Hz的

- 无中断参考切换输入丢失

- 相位构建和瞬态吸收

- 锁并生成125MHz的千兆位

根据ITU-T G.8261同步以太网

14输入时钟

- 10 CMOS / TTL输入接受为2kHz ， 4kHz的，和任何

8kHz的高达125MHz的多

- 两个LVDS / LVPECL / CMOS / TTL输入接受

Nx8kHz高达125MHz加155.52MHz

- 两路64kHz复合时钟接收器

- 连续输入时钟质量监测

- 独立的2/4 / 8kHz的帧同步输入

11路输出时钟

- 五CMOS / TTL输出驱动器的任何内部

生产的时钟最高77.76MHz

- 两个LVDS输出，每个驱动器的任何内部

产生时钟高达311.04MHz

- 一个路64kHz复合时钟发送器

- 一个1.544MHz / 2.048MHz的输出时钟

- 两个同步脉冲：为8kHz和2kHz的

- 输出时钟的房价包括为2kHz ， 8kHz的， NxDS1 ，

NxDS2 ， DS3 ， NxE1 ， E3 ， 6.48MHz ， 19.44MHz ，

38.88MHz ， 51.84MHz ，中的62.5MHz ， 77.76MHz ，

125MHz的， 155.52MHz ， 311.04MHz

两个多协议BITS / SSU收发器

- 接收和发送DS1 ， E1 ， 2048kHz和

6312kHz定时信号

- 插入和提取SSM消息（ DS1 ， E1 ）

- 自动失效时钟上的LOS ， OOF ，

AIS等缺陷

内部补偿主时钟

振荡器频率精度

处理器接口： 8位并行或SPI串行

工作在1.8V与3.3V的I / O（ 5V容限）

应用

SONET / SDH的ADM ，的MSPP ，和MSSP

数字交叉连接

DSLAM设备

服务提供商路由器

工作原理图

时间从

线卡

（各种价格）

14

时间从

BITS / SSU

（ DS1 ， E1 ， CC等）

本地TCXO

或OCXO

定时BITS / SSU

（ DS1 ， E1 ， CC等）

DS3100

SONET / SDH的

同步

IC

2

2

11

时机

线卡

（各种价格）

控制状态

订购信息

部分

DS3100GN

DS3100GN+

温度范围

-40 ° C至+ 85°C

-40 ° C至+ 85°C

PIN- PACKAGE

256 CSBGA （ 17毫米）

2

256 CSBGA （ 17毫米）

2

+表示

无铅封装。

注意：

该器件的一些修订可能偏离称为勘误表公布的规格。任何器件的多个版本

可能同时获得通过不同的销售渠道。欲了解器件勘误表的信息，请点击这里：

www.maxim-ic.com/errata 。

1 226

REV ： 060607

DS3100的Stratum 3 / 3E时钟卡IC

目录

1.标准符合性.............................................. .................................................. 7

2. BLOCK DIAGRAM.................................................................................................................8

3.应用实例.....................................................................................................9

4.详细说明.............................................. .................................................. ..10

5.详细特征.......................................................................................................12

5.1

5.2

5.3

5.4

5.5

5.6

T0 DPLL F

EATURES

....................................................................................................................12

T4 DPLL F

EATURES

....................................................................................................................12

I

NPUT

C

LOCK

F

EATURES

.............................................................................................................12

O

安输出

C

LOCK

F

EATURES

..........................................................................................................13

R

EDUNDANCY

F

EATURES

.............................................................................................................13

BITS牛逼

RANSCEIVER

F

EATURES

....................................................................................................13

5.6.1

5.6.2

5.6.3

General......................................................................................................................................... 13

接收器....................................................................................................................................... 13

发射机................................................................................................................................... 14

5.7

5.8

C

OMPOSITE

C

LOCK

I /华氏度

EATURES

...............................................................................................14

G

ENERAL

F

EATURES

...................................................................................................................14

6 PIN DESCRIPTIONS............................................................................................................15

7.功能描述.............................................. ............................................... 24

7.1

7.2

7.3

7.4

7.5

O

概要

..................................................................................................................................24

D

EVICE

I

DENTIFICATION和

P

ROTECTION

...................................................................................25

L

OCAL

O

SCILLATOR和

M

ASTER

C

LOCK

C

ONFIGURATION

...........................................................25

I

NPUT

C

LOCK

C

ONFIGURATION

....................................................................................................26

7.4.1

7.4.2

7.5.1

7.5.2

7.5.3

7.5.4

信号格式Configuration......................................................................................................... 26

频率配置.............................................................................................................. 28

频率Monitoring................................................................................................................... 29

活动监控........................................................................................................................ 29

选择的参考活动监控.............................................. ......................................... 30

复合时钟输入...............................................................................................................三十

优先Configuration.................................................................................................................... 31

自动选择算法..................................................................................................... 31

被迫的选择.......................................................................................................................... 32

超快速参考Switching.................................................................................................... 32

外部参考切换模式.............................................. .............................................. 32

输出时钟相位连续性在参考切换........................................... ........... 33

T0 DPLL状态机............................................................................................................... 33

T4 DPLL状态机............................................................................................................... 36

Bandwidth..................................................................................................................................... 37

减震Factor............................................................................................................................ 38

相Detectors........................................................................................................................... 38

相位锁定的损失Detection...................................................................................................... 39

第一阶段监测和阶段Build-Out............................................................................................ 40

输入到输出的相位调整............................................. .................................................. 41

第一阶段重新校准..................................................................................................................... 41

频率和相位测量.............................................. ............................................. 41

输入漂移和抖动容限............................................. .................................................. 42

2 226

I

NPUT

C

LOCK

Q

UALITY

M

ONITORING

............................................................................................29

7.6

I

NPUT

C

LOCK

P

RIORITY

, S

选举

,

和

S

魔力

..................................................................31

7.6.1

7.6.2

7.6.3

7.6.4

7.6.5

7.6.6

7.7

DPLL一

体系结构的设计与

C

ONFIGURATION

................................................................................33

7.7.1

7.7.2

7.7.3

7.7.4

7.7.5

7.7.6

7.7.7

7.7.8

7.7.9

7.7.10

7.7.11

DS3100的Stratum 3 / 3E时钟卡IC

12年7月7日的抖动和漂移Transfer........................................................................................................... 42

13年7月7日输出抖动和漂移............................................................................................................. 43

7.8

7.9

O

安输出

C

LOCK

C

ONFIGURATION

.................................................................................................44

7.8.1

7.8.2

7.9.1

7.9.2

7.9.3

7.10.1

7.10.2

7.10.3

7.10.4

7.10.5

7.10.6

7.10.7

7.10.8

信号格式Configuration......................................................................................................... 45

频率配置.............................................................................................................. 45

主从引脚Feature............................................................................................................. 55

主从输出时钟相位对齐........................................... ................................... 55

主从框架和多帧队列与SYNC2K引脚..................................... 56

主时钟连接........................................................................................................... 59

接收机时钟连接........................................................................................................ 59

发射机时钟连接............................................... .................................................. ... 61

线路接口单元........................................................................................................................ 62

DS1同步Interface..................................................................................................... 68

E1同步接口....................................................................................................... 70

G.703 2048kHz同步接口............................................ ....................................... 72

G.703附录II 6312kHz日本同步接口......................................... ...... 73

E

QUIPMENT

R

EDUNDANCY

C

ONFIGURATION

.................................................................................54

7.10 M

ULTIPROTOCOL

BITS牛逼

RANSCEIVERS

........................................................................................58

7.11 C

OMPOSITE

C

LOCK

R

ECEIVERS和

T

变送器

......................................................................74

7.11.1 IC1和IC2接收器................................................................................................................. 75

7.11.2 OC8变送器........................................................................................................................... 75

7.12 M

ICROPROCESSOR

I

NTERFACES

..................................................................................................77

7.12.1并行接口Modes............................................................................................................... 77

7.12.2 SPI接口Mode....................................................................................................................... 77

7.13 R

ESET

L

逻辑

..............................................................................................................................79

7.14 P

OWER

-S

UPPLY

C

ONSIDERATIONS

..............................................................................................80

7.15 I

NITIALIZATION

.............................................................................................................................80

8.寄存器说明.............................................. ................................................. 81

8.1

8.2

8.3

8.4

8.5

9.1

9.2

9.3

9.4

10.1

10.2

10.3

10.4

10.5

10.6

10.7

S

TATUS

B

ITS

...............................................................................................................................81

C

ONFIGURATION

F

IELDS

..............................................................................................................81

M

ULTIREGISTER

F

IELDS

...............................................................................................................81

C

矿

R

EGISTER

D

EFINITIONS

......................................................................................................82

BITS牛逼

RANSCEIVER

R

EGISTER

D

EFINITIONS

..............................................................................147

JTAG

ESCRIPTION

..................................................................................................................198

JTAG TAP

ONTROLLER

S

TATE

M

ACHINE

D

ESCRIPTION

...........................................................199

我JTAG

NSTRUCTION

R

EGISTER和

I

NSTRUCTIONS

....................................................................201

JTAG牛逼

美东时间

R

EGISTERS

............................................................................................................202

DC

极特

..............................................................................................................203

I

NPUT

C

LOCK

T

即时通信

.................................................................................................................207

O

安输出

C

LOCK

T

即时通信

.............................................................................................................207

BITS牛逼

RANSCEIVER

T

即时通信

.......................................................................................................208

P

ARALLEL

I

覆盖整个院落

T

即时通信

....................................................................................................210

SPI I

覆盖整个院落

T

即时通信

..............................................................................................................213

我JTAG

覆盖整个院落

T

即时通信

..........................................................................................................214

9. JTAG测试访问端口和边界扫描......................................... ........... 198

10.电气特性.............................................. .................................... 203

11引脚分配..........................................................................................................215

12.封装信息.............................................. ................................................. 221

12.1 256-P

IN

CSBGA （ 17

MM X

17

MM

) (56-G6017-001)....................................................................221

13.热INFORMATION................................................................................................222

3的226

DS3100的Stratum 3 / 3E时钟卡IC

14.词汇表.......................................................................................................................223

15.缩略语............................................. .................................. 224

16.商标声明.............................................. ............................ 224

17.数据手册版本历史............................................ ...................................... 225

4 226

DS3100的Stratum 3 / 3E时钟卡IC

图列表

图2-1 。 DS3100框图............................................................................................................................. 8

图3-1 。典型的应用实例..................................................................................................................... 9

图7-1 。 T0 DPLL状态转换图......................................................................................................... 34

图7-2 。 T4 DPLL状态转换图......................................................................................................... 37

图7-3 。典型的MTIE为T0 DPLL输出........................................................................................................... 43

图7-4 。典型的TDEV为T0 DPLL输出.......................................................................................................... 44

图7-5 。 DPLL框图............................................................................................................................... 46

图7-6 。 OC10 8kHz的选项................................................................................................................................ 54

图7-7 。 BITS收发器结构图............................................................................................................ 58

图7-8 。 BITS收发器的主时钟PLL框图........................................... ................................... 59

图7-9 。 BITS发送器时钟复用框图............................................ ............................................... 60

图7-10 。 BITS外部收发器Components............................................................................................... 62

图7-11 。抖动容限， DS1模式.................................................................................................................. 63

图7-12 。抖动容限， E1和2048kHz方式........................................... .................................................. 64

图7-13 。发射脉冲模板， DS1模式............................................ .................................................. ..... 66

图7-14 。发射脉冲模板， E1 Mode...................................................................................................... 66

图7-15 。发射脉冲模板， 2048kHz模式............................................ ................................................ 67

图7-16 。 FAS /硅/ RAI / SA来源Logic................................................................................................................. 72

图7-17 。 GR- 378复合时钟脉冲Mask.................................................................................................. 76

图7-18 。 SPI时钟极性和相位Options.................................................................................................. 78

图7-19 。 SPI总线Transactions............................................................................................................................ 79

图9-1 。 JTAG模块Diagram............................................................................................................................. 198

图9-2 。 JTAG TAP控制器状态机............................................. .................................................. ..... 200

图10-1 。建议终止对LVDS引脚............................................. ........................................... 204

图10-2 。推荐用于终止LVPECL销............................................. ....................................... 205

图10-3 。推荐外部元件的AMI复合时钟引脚.......................................... ..... 206

图10-4 。 BITS接收时序Diagram........................................................................................................... 208

图10-5 。 BITS发送时序Diagram....................................................................................................... 209

图10-6 。并行接口时序图（非复用） ........................................... ............................... 211

图10-7 。并行接口时序图（复用） ........................................... ...................................... 212

图10-8 。 SPI接口时序图............................................................................................................. 213

图10-9 。 JTAG时序Diagram......................................................................................................................... 214

图11-1 。 DS3100引脚分配，左半............................................ .................................................. ...... 219

图11-2 。 DS3100引脚分配 - 右Half.................................................................................................. 220

5 226