【DS2251T128K软微控制器模块www.maxim-ic.com特点8051兼容微控制器适应它的】,IC型号DS2251T-64-16,DS2251T-64-16 PDF资料,DS2251T-64-16经销商,ic,电子元器件-51电子网

DS2251T

128K软微控制器模块

www.maxim-ic.com

特点

8051兼容微控制器适应

它的任务

32 ，64或128K字节非易失SRAM的

对程序和/或数据存储

在系统通过片上串行编程

PORT

能够修改自己的程序或

在端系统中的数据存储

提供了独立的字节宽度的总线

外设

进行CRC- 16校验NV RAM的

内存

高可靠性操作

保持非易失资源最多

10年的情况下的V

在室温

温度

掉电复位

预警电源故障中断

看门狗定时器

锂电池供电的存储器记得体系

状态

精密参考电源监控器

8051完全兼容

128字节暂存RAM

两个定时器/计数器

片上串行端口

32并行I / O端口引脚

永久供电的实时时钟

引脚配置

DS2251T

72引脚的SIMM

描述

该DS2251T 128K软微控制器模块是基于8051兼容微控制器模块

非易失性RAM技术。它被设计用于需要大量的非易失性存储器系统。

像安全微控制器家族的其他成员，它提供了与8051完全兼容

指令集，定时器，串行端口，和并行I / O端口。通过使用代替ROM的非易失RAM ，用户可以

程序，然后重新编程的单片机，而在系统内。应用软件甚至可以改变

其自身的操作。这样频繁的软件升级，自定义编程，定制系统等。

此外，通过使用非易失RAM中， DS2251T是理想的用于数据记录的应用程序。功能强大的实时

时钟包括中断的时间戳和日期。它保留时间到百分之一秒钟使用其

板载32kHz晶体。

1 22

REV ： 061306

DS2251T

该DS2251T提供了NV RAM带来的好处，而无需使用I / O资源。在32字节和128

可板载NV RAM字节。非复用的字节宽度的地址和数据总线，用于

存储器存取。这个总线，它可在连接器中，可以执行所有的存储器存取和也

提供解码芯片能够用于关闭板载内存映射的外围设备。这使得32个I / O端口引脚

免费的应用程序使用。

该DS2251T提供了高可靠性运行在便携式系统或系统不可靠的电源。

这些功能包括保存工作状态的功能，掉电复位，掉电中断，并

看门狗定时器。所有的非易失性存储器和资源都保持了10多年，在室温

温度在断电的情况下。

用户加载程序到通过其片上串行引导加载程序的DS2251T 。此功能监管

的软件加载到非易失RAM ，验证它，然后成为对用户透明。软件

存储在板载CMOS SRAM 。利用其内部的分区，在DS2251T可分为常见的

RAM到用户选择的程序和数据段。这个分区可以在程序加载选择

时间，但是可以随时购买修改。微处理器将解码到SRAM存储器存取，

通过其字节宽度总线和写保护的内存部分存取存储器指定为计划

（只读存储器）。

操作信息包含在安全微控制器用户指南中。该数据手册提供

订购信息，引脚排列和电气规格。

订购信息

部分

DS2251T-32-16

DS2251T-32-16#

DS2251T-64-16

DS2251T-64-16#

DS2251T-128-16

DS2251T-128-16#

RAM大小（KB ）

128

MAX水晶

速度（MHz ）

计时？

是的

表示可能会含有铅在RoHS要求豁免符合RoHS标准的封装。

2 22

DS2251T

DS2251T框图

图1

3 22

DS2251T

引脚分配

针

名字

P1.0

P1.1

P1.2

P1.3

P1.4

P1.5

P1.6

P1.7

RST

P3.0/RXD

P3.1/TXD

P3.2/

INT0

P3.3/

INT1

P3.4/T0

P3.5/T1

P3.6/

P3.7/

XTAL1

针

名字

XTAL2

GND

P2.0

P2.1

P2.2

P2.3

P2.4

P2.5

P2.6

P2.7

PSEN

针

名字

P0.2

P0.1

P0.0

BA0

BA1

BA2

BA3

BA4

BA5

BA6

BA7

BA8

BA9

BA10

BA11

BA12

BA13

针

名字

INTB

BD0

BD1

BD2

BD3

BD4

BD5

BD6

BD7

PE3

PE4

INTP

INTA

ALE

PROG

P0.7

P0.6

P0.5

P0.4

P0.3

SQW

VRST

BA15

引脚说明

针

39–32

1–8

21–28

描述

P0.0–P0.7.

通用I / O端口0，该端口为漏极开路，不能驱动逻辑1。

需要外部上拉电阻。端口0也是多路复用的扩展地址/数据总线。当

在此模式下使用的，它不需要上拉电阻。

P1.0–P1.7.

通用I / O端口1 。

P2.0–P2.7.

通用I / O端口2.也可作为的扩展地址的最高位

总线。

P3.0/RXD.

通用I / O端口引脚3.0 。还作为接收信号的导通

板UART 。该引脚应

不

被直接连接到PC的COM端口。

P3.1/TXD.

通用I / O端口引脚3.1 。还用作用于导通的发射信号

板UART 。该引脚应

不

被直接连接到PC的COM端口。

P3.2/

INT0

通用I / O端口引脚3.2 。还作为活性低的外部

中断0 。

P3.3/

INT1

通用I / O端口引脚3.3 。还作为活性低的外部

中断1 。

P3.4/T0.

通用I / O端口引脚3.4 。也可作为定时器0的输入。

4 22

DS2251T

针

描述

P3.5/T1.

通用I / O端口引脚3.5 。也用作定时器1输入。

P3.6/

通用I / O端口引脚。也可作为写选通的扩展总线

操作。

P3.7/

通用I / O端口引脚。也可作为读选通总线扩展

操作。

RST 。

高电平有效复位输入。适用于该引脚为逻辑1时启动复位状态。该引脚

在内部下拉，可以悬空，如果不使用。一个RC上电复位电路

是不需要的，并且

不

推荐使用。

程序存储启用。这个低电平有效信号用于使能外部程序

使用扩展的总线时，内存中。它通常是一个输出，并应当无

如果不使用。

ALE 。

地址锁存使能。用于解复用的复用扩展的地址/数据

总线上的端口0。该引脚通常连接到时钟输入上的“ 373型透明

锁存器。

XTAL2 ， XTAL1 。

用外部晶振连接到内部振荡器。 XTAL1是

输入到反相放大器和XTAL2是输出。

GND 。

逻辑地。

. +5V

BA15.

监测试验点，以反映A15的逻辑值。不需要的存储器访问。

BA13 -BA 0 。

字节宽度的地址总线位13-0 。这个总线是结合了非

多路数据总线（ BD7 - BD0 ）访问板载NV SRAM和关闭板载外设。

使用进行外围解码

PE3

和

PE4

。这些都是16K的界限，所以

不需要BA14或者BA15 。读/写访问是由R /可控

。 BA13 - BA0连接

直接将内存映射的外设。

BD7–BD0.

字节宽数据总线位7-0 。这8位双向总线是结合

非复用地址总线（ BA14 - BA0 ）来访问板载NV SRAM和板

外设。

读/写。这个信号提供写使能到的SRAM上的字节宽度

总线。它是由存储器映射和划分控制。选定的程序块

（ ROM ）将被写保护。这个信号也可用于允许写入到非车载

外设。

外设使能3.访问地址为8000H和BFFFH之间的数据存储器

当PES的位被设置为逻辑1 。

PE3

不锂备份，并且可以连接到任何

类型外设功能。

外设启用4.访问地址C000H -FFFFH的数据存储器

当PES的位被设置为逻辑1 。

PE4

不锂备份，并且可以连接到任何

类型外设功能。

上调用一个下降沿的引导加载程序。这个信号应该这样去抖

只有一个边缘被检测。如果连接到地，该微将进入引导加载

上电。这个信号被拉起内部。

PROG

PE4

PE3

PSEN

19, 18

54–41

63–56

5 22

DS2251T

128K软微控制器模块

特点

包装外形

8051兼容微控制器适应它的任务

- 32K ， 64K或128K字节的非易失性SRAM的

对程序和/或数据存储

- 在系统通过片上的串口编程

- 能够改变自己的程序或数据

记忆中的终端系统

- 提供独立的字节宽度的总线外设

- 执行CRC- 16校验的NVRAM内存

高可靠性运行

- 维护所有非易失资源超过10

多年从事电力的缺失

- 掉电复位

- 预警电源故障中断

看门狗定时器

- 锂电供电的内存记忆系统

状态

- 用于电源监控器精密基准

完全兼容8051

–

128字节暂存RAM

两个定时器/计数器

片上串行端口

32并行I / O端口引脚

永久供电的实时时钟

72 -PIN SIMM

描述

该DS2251T是8051兼容微控制器

基于非易失性RAM技术模块。这是

专为需要大量的非系统

易失性存储器。像安全的其他成员

微控制器系列，它提供了完全兼容

8051指令集，定时器，串行端口，和并行

I / O端口。通过使用代替ROM的NVRAM中，用户

可以编程，然后重新编程的单片机，而

在系统。应用软件甚至可以改变

其自身的操作。这样频繁的软件

升级，自定义编程，定制的系统，

等。另外，通过使用NVRAM中，该DS2251T是理想

对于数据记录应用。强大的实时

包括时钟中断的时间戳和日期。它

使用它的导通持续时间的第二第百

板32 kHz晶振。

该DS2251T提供了NVRAM的好处，而不

使用I / O资源。与32K字节和128K

可用板上的NVRAM字节。非多

路开关连接字节宽度的地址和数据总线，用于

存储器存取。这种总线，它可在CON组

接器，可以执行所有的内存访问，并亲

志愿组织解码芯片能够用于关闭板载显存

ECopyright

1995年，由达拉斯半导体公司。

专利和其他知识产权，请参考

Dallas Semiconductor的数据手册。

121395 1/19

DS2251T

映射的外设。这使得32个I / O端口引脚

免费的应用程序使用。

该DS2251T提供por-高可靠性运行

表系统或系统不可靠供电。这些

功能包括保存操作状态的能力，

掉电复位，掉电中断和看门狗

定时器。所有非易失性存储器和资源main-

在室温下，在tained超过10年

没有权力的。

通过其上的-片上A的用户程序加载等功能入的DS2251T

串行引导加载程序。这个函数监督

加载软件到NVRAM中，验证它，然后

变得对用户透明。软件被存储在

板载CMOS SRAM 。利用其内部的分区，

该DS2251T可以将一个普通的RAM为用户

可选择的程序和数据段。这个分区

可以在程序加载时间来选择，但也可以是

以后随时修改。微处理器将解码

经由SRAM中，访问存储器的存储器访问其

字节宽的总线和写保护的内存部分

被指定为程序（ROM）中。

订购信息

产品型号

DS2251T–32–16

DS2251T–64–16

DS2251T–128–16

RAM大小

32K字节

64K字节

128K字节

最大的晶振频率

16兆赫

计时？

是的

的操作信息中包含的使用说明书所述的安全微控制器数据手册的部分。此数据

手册提供了订购信息，引脚排列和电气规格。

121395 2/19

DS2251T框图

图1

BD7–0

BA13–0

PE4

PE3

VRST

PROG

GND

XTAL2

XTAL1

PSEN

ALE

RST

P3.0–3.7

P2.0–2.7

P1.0–1.7

P0.0–0.7

DS2251T

DS5001FP

PE1

CE2

读/写

CE1

CCO

字节宽

地址总线

+3V

字节宽

数据总线

SQW

INTP

INTB

INTA

32K或128K

SRAM

DS1283

即时的

时钟

32K

SRAM

（ -64只）

121395 3/19

DS2251T

DS2251T

引脚分配

P1.0

P1.1

P1.2

P1.3

P1.4

P1.5

P1.6

P1.7

RST

P3.0 RXD

P3.1 TXD

P3.2 INT0

P3.3 INT1

P3.4 T0

P3.5 T1

P3.6 WR

P3.7 RD

XTAL1

XTAL2

GND

P2.0

P2.1

P2.2

P2.3

P2.4

P2.5

P2.6

P2.7

PSEN

ALE

PROG

P0.7

P0.6

P0.5

P0.4

P0.3

P0.2

P0.1

P0.0

BA0

BA1

BA2

BA3

BA4

BA5

BA6

BA7

BA8

BA9

BA10

BA11

BA12

BA13

INTB

BD0

BD1

BD2

BD3

BD4

BD5

BD6

BD7

读/写

PE3

PE4

INTP

INTA

SQW

VRST

BA15

引脚说明

针

39–32

描述

P0.0 – P0.7.

通用I / O端口0，该端口为漏极开路，不能驱动逻辑1 。

它需要外部上拉电阻。端口0也是多路复用的扩展地址/数据总线。

当以这种方式使用时，它不需要上拉。

P1.0 – P1.7.

通用I / O端口1 。

P2.0 – P2.7.

通用I / O端口2.也可作为的扩展地址的最高位

总线。

P3.0 RXD 。

通用I / O端口引脚3.0 。还作为接收信号的上

板UART 。该引脚不应直接连接到PC的COM口。

P3.1 TXD 。

通用I / O端口引脚3.1 。还用作用于对发送信号

板UART 。该引脚不应直接连接到PC的COM口。

P3.2 INT0 。

通用I / O端口引脚3.2 。还作为活性低的外部中断

P3.3 INT1 。

通用I / O端口引脚3.3 。还作为活性低的外部中断

P3.4 T0 。

通用I / O端口引脚3.4 。也可作为定时器0的输入。

P3.5 T1 。

通用I / O端口引脚3.5 。也可作为定时器1的输入。

P3.6 WR 。

通用I / O端口引脚。也可作为写选通的扩展总线

操作。

P3.7 RD 。

通用I / O端口引脚。也可作为读选通总线扩展

操作。

1–8

21–28

121395 4/19

DS2251T

针

描述

RST -

高电平有效复位输入。适用于该引脚为逻辑1时启动复位状态。该引脚

在内部下拉，可以悬空，如果不使用。一个RC上电复位电路

没有必要，不建议使用。

PSEN -

程序存储启用。这个低电平有效信号用于使能外部程序

使用扩展的总线时，内存中。它通常是一个输出，并应该是未连接的，如果

不使用。

ALE =

地址锁存使能。用于解复用的复用扩展的地址/数据

总线上的端口0。该引脚通常连接到时钟输入上的“ 373型透明

锁存器。

XTAL2 ， XTAL1 。

用外部晶振连接到内部振荡器。 XTAL1是

输入到反相放大器和XTAL2是输出。

GND -

逻辑地。

–

+5V.

BA15 -

监测试验点，以反映A15的逻辑值。不需要的存储器访问。

BA13 - 0 。

字节宽度的地址总线位13-0 。这个总线是结合非多路复用

数据总线（ BD7-0 ）来访问板上NVSRAM和板的外围设备。外围设备

使用PE3和PE4进行解码。这些都是16K的界限，所以BA14和BA15

是不需要的。读/写访问是由R / W控制。 BA13-0直接连接到存储器

映射的外设。

BD7 - 0 。

字节宽数据总线7-0位。这8位双向总线结合

非复用地址总线（ BA14-0 ）来访问板上NVSRAM和板外设

数常量。

R / W =

读/写。这个信号提供写使能的字节宽度总线上的SRAM 。

它是由存储器映射和划分控制。将选定的程序（ ROM ）的块

被写保护。这个信号也可用于允许写入到板外的外围设备。

PE3 =

外设使能3.访问地址为8000H和BFFFH之间的数据存储器

当PES的位被设置为逻辑1。 PE3没有锂备份，并且可以连接到任何

类型外设功能。

PE4 -

外设启用4.访问地址C000H -FFFFH的数据存储器

当PES的位被设置为逻辑1。 PE4不锂备份，并且可以连接到任何

类型外设功能。

PROG =

上调用一个下降沿的引导加载程序。这个信号应该这样去抖

只有一个边缘被检测。如果连接到地，该微将进入引导加载

上电。这个信号被拉起内部。

VRST -

该I / O引脚指示电源（V

）已经跌破了V

CCmin

水平

并且微处于复位状态。当这种情况发生时， DS2251T将推动该引脚为逻辑

0。因为是微型锂电池的支持下，该信号即使在V保证

=0V.

因为它是一个I / O引脚，它也将强制复位，如果拉低到外部。这允许多个

部分来同步他们的掉电复位。

PF -

这个输出变为逻辑0 ，以指示该微已经切换到备份锂。它

对应于V

＆ LT ; V

。因为微是锂的支持，这个信号是保证

即使V

=0V.

INTB -

从实时时钟INTB 。这个输出可以被连接到一个微中断

输入。

19, 18

54–41

63–56

121395 5/19

DS2251(T)

128K软微控制器模块

www.dalsemi.com

特点

8051兼容微控制器适应其

任务

- 32K ， 64K ， 128K或字节的非易失性的

SRAM的程序和/或数据存储

- 在系统通过片上串行编程

PORT

- 能够改变自己的程序或

在端系统中的数据存储

- 提供独立的字节宽度总线

外设

- 执行CRC- 16校验NV RAM的

内存

高可靠性操作

- 维护所有非易失资源

超过10年在没有电源的

- 掉电复位

- 预警电源故障中断

- 看门狗定时器

- 锂电供电的内存记忆

系统状态

- 用于电源监控器精密基准

8051完全兼容

- 128字节暂存RAM

- 两个定时器/计数器

- 片上串行端口

- 32并行I / O端口引脚

永久供电的实时时钟

引脚分配

72引脚的SIMM

描述

该DS2251T 128K软微控制器模块是基于8051兼容微控制器模块

非易失性RAM技术。它被设计用于需要大量的非易失性存储器系统。

像安全微控制器家族的其他成员，它提供了与8051完全兼容

指令集，定时器，串行端口，和并行I / O端口。通过使用代替ROM的非易失RAM ，用户可以

程序，然后重新编程的单片机，而在系统内。应用软件甚至可以改变

其自身的操作。这样频繁的软件升级，自定义编程，定制系统等。

此外，通过使用非易失RAM中， DS2251T是理想的用于数据记录的应用程序。功能强大的实时

时钟包括中断的时间戳和日期。它保留时间到百分之一秒钟使用其

板载32 kHz晶振。

1的20

011800

DS2251T

该DS2251T提供了NV RAM带来的好处，而无需使用I / O资源。在32字节和128

可板载NV RAM字节。非复用的字节宽度的地址和数据总线，用于

存储器存取。这个总线，它可在连接器中，可以执行所有的存储器存取和也

提供解码芯片能够用于关闭板载内存映射的外围设备。这使得32个I / O端口引脚

免费的应用程序使用。

该DS2251T提供了高可靠性运行在便携式系统或系统不可靠的电源。

这些功能包括保存工作状态的功能，掉电复位，掉电中断，并

看门狗定时器。所有的非易失性存储器和资源都保持了10多年，在室温

温度在断电的情况下。

用户加载程序到通过其片上串行引导加载程序的DS2251T 。此功能监管

的软件加载到非易失RAM ，验证它，然后成为对用户透明。软件

存储在板载CMOS SRAM 。利用其内部的分区，在DS2251T可分为常见的

RAM到用户选择的程序和数据段。这个分区可以在程序加载选择

时间，但是可以随时购买修改。微处理器将解码到SRAM存储器存取，

通过其字节宽度总线和写保护的内存部分存取存储器指定为计划

（只读存储器）。

订购信息

产品型号

DS2251T-32-16

DS2251T-64-16

DS2251T-128-16

RAM大小

32字节

64字节

128千字节

MAX水晶

速度

16兆赫

计时？

是的

的操作信息中包含的使用说明书所述的安全微控制器数据手册的部分。

该数据手册提供订购信息，引脚排列和电气规格。

2 20

DS2251T

DS2251 （T ）框图

图1

3 20

DS2251T

引脚分配

P1.0

P1.1

P1.2

P1.3

P1.4

P1.5

P1.6

P1.7

RST

P3.0 RXD

P3.1 TXD

P3.2

INT0

P3.3

INT1

P3.4 T0

P3.5 T1

P3.6

P3.7

XTAL1

XTAL2

GND

P2.0

P2.1

P2.2

P2.3

P2.4

P2.5

P2.6

P2.7

PSEN

P0.2

P0.1

P0.0

BA0

BA1

BA2

BA3

BA4

BA5

BA6

BA7

BA8

BA9

BA10

BA11

BA12

BA13

INTB

BD0

BD1

BD2

BD3

BD4

BD5

BD6

BD7

ALE

PROG

PE3

PE4

P0.7

P0.6

P0.5

P0.4

P0.3

INTP

INTA

SQW

VRST

BA15

引脚说明

针

39-32

描述

P0.0 - P0.7.

通用I / O端口0，该端口为漏极开路，不能驱动逻辑1 。

它需要外部上拉电阻。端口0也是多路复用的扩展地址/数据总线。

当以这种方式使用时，它不需要上拉电阻。

P1.0 - P1.7.

通用I / O端口1 。

P2.0 - P2.7.

通用I / O端口2.也可作为的扩展地址的最高位

总线。

P3.0 RXD 。

通用I / O端口引脚3.0 。还作为接收信号的导通

板UART 。该引脚不应直接连接到PC的COM口。

P3.1 TXD 。

通用I / O端口引脚3.1 。还用作用于导通的发射信号

板UART 。该引脚不应直接连接到PC的COM口。

P3.2

INT0

通用I / O端口引脚3.2 。还作为活性低的外部

中断0 。

P3.3

INT1

通用I / O端口引脚3.3 。还作为活性低的外部

中断1 。

P3.4 T0 。

通用I / O端口引脚3.4 。也可作为定时器0的输入。

P3.5 T1 。

通用I / O端口引脚3.5 。也可作为定时器1的输入。

1-8

21-28

4 20

DS2251T

针

描述

P3.6

通用I / O端口引脚。也可作为写选通的扩展总线

操作。

P3.7

通用I / O端口引脚。也可作为读选通总线扩展

操作。

RST -

高电平有效复位输入。适用于该引脚为逻辑1时启动复位状态。这

引脚内部下拉，可以悬空，如果不使用。一个RC上电复位

电路是没有必要，不建议使用。

程序存储启用。这个低电平有效信号用于使能外部程序

使用扩展的总线时，内存中。它通常是一个输出，并应当无

如果不使用。

PSEN

ALE -

地址锁存使能。用于解复用扩展的复用

端口0 ，该引脚地址/数据总线通常连接到时钟输入上一个“ 373

型透明锁存器。

XTAL2 ， XTAL1 。

用外部晶振连接到内部振荡器。 XTAL1是

输入到反相放大器和XTAL2是输出。

GND -

逻辑地。

- +5V.

BA15 -

监测试验点，以反映A15的逻辑值。不需要记忆

访问。

BA13 - 0 。

字节宽度的地址总线位13-0 。这个总线是结合非多路复用

数据总线（ BD7-0 ）来访问板载NV SRAM和关闭板载外设。外围设备

使用进行解码

PE3

和

PE4

。这些都是16K的界限，所以BA14和BA15

是不需要的。读/写访问是由R /可控

。 BA13-0直接连接到

内存映射的外设。

BD7 - 0 。

字节宽数据总线7-0位。这8位双向总线是结合

非复用地址总线（ BA14-0 ）访问板载NV SRAM和板

外设。

读/写。这个信号提供写使能到的SRAM上的字节宽度

总线。它是由存储器映射和划分控制。选定的程序块

（ ROM ）将被写保护。这个信号也可用于允许写入到非车载

外设。

外设使能3.访问地址为8000H和BFFFH之间的数据存储器

当PES的位被设置为逻辑1 。

PE3

不锂备份，并且可以连接到任何

类型外设功能。

PE3

19, 18

54-41

63-56

外设启用4.访问地址C000H -FFFFH的数据存储器

当PES的位被设置为逻辑1 。

PE4

不锂备份，并且可以连接到任何

类型外设功能。

PE4

上调用一个下降沿的引导加载程序。这个信号应该这样去抖

只有一个边缘被检测。如果连接到地，该微将进入引导

装上电。这个信号被拉起内部。

PROG

5 20