DS2251(T)
128K软微控制器模块
www.dalsemi.com
特点
8051兼容微控制器适应其
任务
- 32K ， 64K ， 128K或字节的非易失性的
SRAM的程序和/或数据存储
- 在系统通过片上串行编程
PORT
- 能够改变自己的程序或
在端系统中的数据存储
- 提供独立的字节宽度总线
外设
- 执行CRC- 16校验NV RAM的
内存
高可靠性操作
- 维护所有非易失资源
超过10年在没有电源的
- 掉电复位
- 预警电源故障中断
- 看门狗定时器
- 锂电供电的内存记忆
系统状态
- 用于电源监控器精密基准
8051完全兼容
- 128字节暂存RAM
- 两个定时器/计数器
- 片上串行端口
- 32并行I / O端口引脚
永久供电的实时时钟
引脚分配
1
72
72引脚的SIMM
描述
该DS2251T 128K软微控制器模块是基于8051兼容微控制器模块
非易失性RAM技术。它被设计用于需要大量的非易失性存储器系统。
像安全微控制器家族的其他成员，它提供了与8051完全兼容
指令集，定时器，串行端口，和并行I / O端口。通过使用代替ROM的非易失RAM ，用户可以
程序，然后重新编程的单片机，而在系统内。应用软件甚至可以改变
其自身的操作。这样频繁的软件升级，自定义编程，定制系统等。
此外，通过使用非易失RAM中， DS2251T是理想的用于数据记录的应用程序。功能强大的实时
时钟包括中断的时间戳和日期。它保留时间到百分之一秒钟使用其
板载32 kHz晶振。
1的20
011800
DS2251T
该DS2251T提供了NV RAM带来的好处，而无需使用I / O资源。在32字节和128
可板载NV RAM字节。非复用的字节宽度的地址和数据总线，用于
存储器存取。这个总线，它可在连接器中，可以执行所有的存储器存取和也
提供解码芯片能够用于关闭板载内存映射的外围设备。这使得32个I / O端口引脚
免费的应用程序使用。
该DS2251T提供了高可靠性运行在便携式系统或系统不可靠的电源。
这些功能包括保存工作状态的功能，掉电复位，掉电中断，并
看门狗定时器。所有的非易失性存储器和资源都保持了10多年，在室温
温度在断电的情况下。
用户加载程序到通过其片上串行引导加载程序的DS2251T 。此功能监管
的软件加载到非易失RAM ，验证它，然后成为对用户透明。软件
存储在板载CMOS SRAM 。利用其内部的分区，在DS2251T可分为常见的
RAM到用户选择的程序和数据段。这个分区可以在程序加载选择
时间，但是可以随时购买修改。微处理器将解码到SRAM存储器存取，
通过其字节宽度总线和写保护的内存部分存取存储器指定为计划
（只读存储器） 。
订购信息
产品型号
DS2251T-32-16
DS2251T-64-16
DS2251T-128-16
RAM大小
32字节
64字节
128千字节
MAX水晶
速度
16兆赫
16兆赫
16兆赫
计时？
是的
是的
是的
的操作信息中包含的使用说明书所述的安全微控制器数据手册的部分。
该数据手册提供订购信息，引脚排列和电气规格。
2 20
DS2251T
引脚分配
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
P1.0
P1.1
P1.2
P1.3
P1.4
P1.5
P1.6
P1.7
RST
P3.0 RXD
P3.1 TXD
P3.2
INT0
P3.3
INT1
P3.4 T0
P3.5 T1
P3.6
WR
P3.7
RD
XTAL1
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
XTAL2
GND
P2.0
P2.1
P2.2
P2.3
P2.4
P2.5
P2.6
P2.7
PSEN
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
P0.2
P0.1
P0.0
V
CC
BA0
BA1
BA2
BA3
BA4
BA5
BA6
BA7
BA8
BA9
BA10
BA11
BA12
BA13
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
INTB
BD0
BD1
BD2
BD3
BD4
BD5
BD6
BD7
R/
W
PF
ALE
PROG
PE3
PE4
P0.7
P0.6
P0.5
P0.4
P0.3
INTP
INTA
SQW
VRST
BA15
引脚说明
针
39-32
描述
P0.0 - P0.7.
通用I / O端口0，该端口为漏极开路，不能驱动逻辑1 。
它需要外部上拉电阻。端口0也是多路复用的扩展地址/数据总线。
当以这种方式使用时，它不需要上拉电阻。
P1.0 - P1.7.
通用I / O端口1 。
P2.0 - P2.7.
通用I / O端口2.也可作为的扩展地址的最高位
总线。
P3.0 RXD 。
通用I / O端口引脚3.0 。还作为接收信号的导通
板UART 。该引脚不应直接连接到PC的COM口。
P3.1 TXD 。
通用I / O端口引脚3.1 。还用作用于导通的发射信号
板UART 。该引脚不应直接连接到PC的COM口。
P3.2
INT0
.
通用I / O端口引脚3.2 。还作为活性低的外部
中断0 。
P3.3
INT1
.
通用I / O端口引脚3.3 。还作为活性低的外部
中断1 。
P3.4 T0 。
通用I / O端口引脚3.4 。也可作为定时器0的输入。
P3.5 T1 。
通用I / O端口引脚3.5 。也可作为定时器1的输入。
1-8
21-28
10
11
12
13
14
15
4 20
DS2251T
针
16
17
9
描述
P3.6
WR
.
通用I / O端口引脚。也可作为写选通的扩展总线
操作。
P3.7
RD
.
通用I / O端口引脚。也可作为读选通总线扩展
操作。
RST -
高电平有效复位输入。适用于该引脚为逻辑1时启动复位状态。这
引脚内部下拉，可以悬空，如果不使用。一个RC上电复位
电路是没有必要，不建议使用。
-
程序存储启用。这个低电平有效信号用于使能外部程序
使用扩展的总线时，内存中。它通常是一个输出，并应当无
如果不使用。
PSEN
29
30
ALE -
地址锁存使能。用于解复用扩展的复用
端口0 ，该引脚地址/数据总线通常连接到时钟输入上一个“ 373
型透明锁存器。
XTAL2 ， XTAL1 。
用外部晶振连接到内部振荡器。 XTAL1是
输入到反相放大器和XTAL2是输出。
GND -
逻辑地。
V
CC
- +5V.
BA15 -
监测试验点，以反映A15的逻辑值。不需要记忆
访问。
BA13 - 0 。
字节宽度的地址总线位13-0 。这个总线是结合非多路复用
数据总线（ BD7-0 ）来访问板载NV SRAM和关闭板载外设。外围设备
使用进行解码
PE3
和
PE4
。这些都是16K的界限，所以BA14和BA15
是不需要的。读/写访问是由R /可控
W
。 BA13-0直接连接到
内存映射的外设。
BD7 - 0 。
字节宽数据总线7-0位。这8位双向总线是结合
非复用地址总线（ BA14-0 ）访问板载NV SRAM和板
外设。
R/
W
-
读/写。这个信号提供写使能到的SRAM上的字节宽度
总线。它是由存储器映射和划分控制。选定的程序块
（ ROM ）将被写保护。这个信号也可用于允许写入到非车载
外设。
-
外设使能3.访问地址为8000H和BFFFH之间的数据存储器
当PES的位被设置为逻辑1 。
PE3
不锂备份，并且可以连接到任何
类型外设功能。
PE3
19, 18
20
40
72
54-41
63-56
64
66
67
-
外设启用4.访问地址C000H -FFFFH的数据存储器
当PES的位被设置为逻辑1 。
PE4
不锂备份，并且可以连接到任何
类型外设功能。
PE4
31
-
上调用一个下降沿的引导加载程序。这个信号应该这样去抖
只有一个边缘被检测。如果连接到地，该微将进入引导
装上电。这个信号被拉起内部。
PROG
5 20
QQ：2881677436 复制
