【达拉斯半导体DS21FT42 / DS21FF424×3十二通道T1成帧器4× 4十六通道T1成帧器】,IC型号DS21FF42,DS21FF42 PDF资料,DS21FF42经销商,ic,电子元器件-51电子网

达拉斯

半导体

DS21FT42 / DS21FF42

4×3十二通道T1成帧器

4× 4十六通道T1成帧器

IEEE 1149.1 JTAG边界扫描

架构

DS21FF42和DS21FT42引脚

兼容DS21FF44和

DS21FT44 ，分别以允许

相同的空间以支持T1和E1

应用

300针MCM BGA封装（ 27毫米X

27mm)

低功耗3.3V CMOS与5V容限

输入输出&

特点

十六（16）或十二（12 ）完全

在一个独立的小T1成帧器

27毫米X 27毫米套餐

每一个多芯片模块（ MCM ）包含

四（ FF ）或三个（ FT ） DS21Q42死亡。

每个四成帧器可以连接

成单个8.192MHz的背板数据

流

1.多芯片模块（ MCM ）说明

四X四和四×3的MCM提供了高密度封装布局

在DS21Q42 T1增强型四成帧器。无论是三（ DS21FT42 ）或四个（ DS21FF42 ）

这些设备中的硅管芯封装在一个多芯片模块（ MCM）的与所述电

如图1-1所示的连接。

所有可用的DS21Q42的功能也可以在包装的MCM

版本。然而，为了最小化封装尺寸，一些信号已被删除或

相结合。这些差异被详述于表1-1中。在四×3 （ FT ）的版本，

不填充所述第四四成帧器，因而所有的信号，并从该第四

成帧器不存在，且应被视为无连接（ NC）。表2-1列出了所有的

在MCM的信号，同时也列出了四个缺席信号X三种。

同时具备12和16通道版本允许最大成帧器的可用性

密度用最低的成本。例如，在一个T3的应用中，两个装置（ 1

DS21FF42一DS21FT42 ）共提供28成帧器无额外费用

中出现的一个八进制的方法的任何未使用的帧调节器和功率消耗。

101899

/123

Dallas Semiconductor公司

DS21FF42/DS21FT42

从正常DS21Q42配置更改

表1-1

1. TSYSCLK和RSYSCLK连接在一起。

2.下列信号不可用：

RFSYNC / RLCLK / RLINK / RCHCLK / RMSYNC / RLOS / LOTC /

TCHBLK / TLCLK / TLINK / TCHCLK

DS21FF42 / DS21FT42示意图

图1-1

DVSS

FMS

TLINK0/1/2/3

TEST

MUX

BTS

FS0/FS1

WR *

RD *

A0到A7

D0到D7

CS *

INT *

JTRST

JTMS

JTCLK

JTDI

JTDO

DS21Q42 ＃ 1

信号未连接&

左开路包括：

RLOS / LOTC

RLINK

RLCLK

RCHCLK

RMSYNC

RFSYNC

tlCLK

TCHCLK

TCHBLK

DVDD

CLKSI

8MCLK

RCLK1/2/3/4

RPOS1/2/3/4

RNEG1/2/3/4

RSER1/2/3/4

RSIG1/2/3/4

RSYNC1/2/3/4

RCHBLK1/2/3/4

RSYSCLK1/2/3/4

TSYSCLK1/2/3/4

TCLK1/2/3/4

TPOS1/2/3/4

TNEG1/2/3/4

TSER1/2/3/4

TSIG1/2/3/4

TSSYNC1/2/3/4

TSYNC1/2/3/4

DVDD

DVSS

CLKSI

FMS

TLINK0/1/2/3

TEST

MUX

BTS

FS0/FS1

WR *

RD *

A0到A7

D0到D7

CS *

INT *

JTRST

JTMS

JTCLK

JTDI

JTDO

DS21Q42 ＃ 2

信号未连接&

左开路包括：

RLOS / LOTC

RLINK

RLCLK

RCHCLK

RMSYNC

RFSYNC

tlCLK

TCHCLK

TCHBLK

8MCLK

RCLK5/6/7/8

RPOS5/6/7/8

RNEG5/6/7/8

RSER5/6/7/8

RSIG5/6/7/8

RSYNC5/6/7/8

RCHBLK5/6/7/8

RSYSCLK5/6/7/8

TSYSCLK5/6/7/8

TCLK5/6/7/8

TPOS5/6/7/8

TNEG5/6/7/8

TSER5/6/7/8

TSIG5/6/7/8

TSSYNC5/6/7/8

TSYNC5/6/7/8

请参阅连接页

101899

/123

Dallas Semiconductor公司

DS21FF42/DS21FT42

DS21FF42 / DS21FT42示意图

图1-1 （续）

请参阅连接页

DVDD

DVSS

CLKSI

FMS

TLINK0/1/2/3

TEST

MUX

BTS

FS0/FS1

WR *

RD *

A0到A7

D0到D7

CS *

INT *

JTRST

JTMS

JTCLK

JTDI

JTDO

DS21Q42 ＃ 3

信号未连接&

左开路包括：

RLOS / LOTC

RLINK

RCLK9/10/11/12

RLCLK

RPOS9/10/11/12

RCHCLK

RNEG9/10/11/12

RMSYNC

RFSYNC

RSER9/10/11/12

tlCLK

RSIG9/10/11/12

TCHCLK

RSYNC9/10/11/12

TCHBLK

8MCLK

RCHBLK9/10/11/12

RSYSCLK9/10/11/12

TSYSCLK9/10/11/12

TCLK9/10/11/12

TPOS9/10/11/12

TNEG9/10/11/12

TSER9/10/11/12

TSIG9/10/11/12

TSSYNC9/10/11/12

TSYNC9/10/11/12

DVDD

jtdot

DVSS

CLKSI

FMS

TLINK0/1/2/3

TEST

MUX

BTS

FS0/FS1

WR *

RD *

A0到A7

D0到D7

CS *

INT *

JTRST

JTMS

JTCLK

jtdof

JTDI

JTDO

DS21Q42 ＃ 4

信号未连接&

左开路包括：

RLOS / LOTC

RLINK

RCLK13/14/15/16

RLCLK

RPOS13/14/15/16

RCHCLK

RNEG13/14/15/16

RMSYNC

RFSYNC

RSER13/14/15/16

tlCLK

RSIG13/14/15/16

TCHCLK

RSYNC13/14/15/16

TCHBLK

8MCLK

RCHBLK13/14/15/16

RSYSCLK13/14/15/16

TSYSCLK13/14/15/16

TCLK13/14/15/16

TPOS13/14/15/16

TNEG13/14/15/16

TSER13/14/15/16

TSIG13/14/15/16

TSSYNC13/14/15/16

TSYNC13/14/15/16

四四成帧器

不填充

在12频道

DS21FT42

101899

/123

Dallas Semiconductor公司

DS21FF42/DS21FT42

特点................................ ................. ............... ............................... 1

1.多芯片模块（ MCM ）说明................................ 1 ....

2. MCM LEAD说明................................ ............. ................... 。 7

3. DS21FF42 （四个X FOUR ） PCB焊盘布局............................... 13

4. DS21FT42 （四×3 ） PCB焊盘布局............................ 14

5. DS21Q42特点................................ .............. .................. .......... 15

6. DS21Q42介绍系统ION ................................ ............. ................... 0.16

7. DS21Q42 PIN FUNCT ION说明................................ ........... 20

8. DS21Q42寄存器映射................................ ............. ................... ..29

9.并行端口................................ .............. .................. .............. 33

10.

11.

12.

13.

14.

控制，标识和测试寄存器................................ ........... 33

状态和INFORMAT离子寄存器................................ 45 .....

错误计数寄存器................................ ............... ............ 54

DS0监控功能................................ ............... ......... 58

信令OPERAT ION ................................ ............... ................. 62

14.1处理器的信令................................ .............. ..... 62

14.2基于硬件的信令................................ .............. ...... 64

15.

每信道编码（ IDLE ）的生成和回送..... 66

15.1发送端代码生成................................ ........... 66

15.1.1简单的空闲代码插入和每通道环回

..................66

15.1.2每通道代码插入................................

........................67

15.2接收端代码生成................................ ............. ..68

15.2.1简单的代码插入................................

................................ .68

15.2.2每通道代码插入................................

........................69

16.

17.

计数停止寄存器................................ ............... ..... 71

弹性存储器操作................................ ............... ...... 72

101899

/123

Dallas Semiconductor公司

DS21FF42/DS21FT42

17.1接收端................................ ............... ................. ............... 72

17.2发送端................................ ............... ................. ............ 73

17.3最小延迟同步RSYSCLK / TSYSCLK模式..... 73

18.

HDLC控制器................................ ................ ................ 74 ......

为

DS0

................................ ................................ ...............74

18.1 HDLC

19.

FDL / FS提取和插入................................ ......... 75

19.1 HDLC和中国银行控制器的FDL ............................... 75

19.1.1总体概述

................................ ................................ ........75

19.1.2状态寄存器的HDLC

................................ ......................76

19.1.3 HDLC /银注册说明

................................ ..................79

19.2 LEGACY FDL支持................................ .............. .................. 0.86

19.2.1概述

................................ ................................ ....................86

19.2.2接收部分

................................ ................................ ...........86

19.2.3发送部分

................................ ................................ ........87

19.3 D4 / SLC- 96操作................................ ........... ..................... 0.88

20.

可编程带代码生成和检测

TRANSMIT透明度................................ ................ .......... 93

交错PCM总线操作................................ .......... 94

JTAG边界扫描结构和测试访问端口

ESCRIPTION

................................ ................................ ....................97

TAP

ONTROLLER

TATE

ACHINE

................................ ....................98

NSTRUCTION

EGISTER和

NSTRUCTIONS

................................ ......... 101

美东时间

EGISTERS

................................ ................................ ............. 104

21.

22.

23.

23.1

23.2

23.3

23.4

24.

25.

26.

时序图................................ ................ ................ ...... 109

OPERATING帕拉梅TERS ................................ ............... ........... 124

MCM封装DIME NSIONS ................................ .............. ........ 144

文档修订历史记录

调整

笔记

101899

/123