DS2153Q
E1单芯片收发器
www.dalsemi.com
特点
完整的E1 （CEPT ）的PCM -30 / ISDN-PRI
收发器功能
板载线路接口的时钟/数据恢复
和整形
32位或128位的抖动衰减器
生成构建奏线为120欧姆
和75欧姆线路
帧FAS ，CAS和CRC4格式
板载双两帧弹性缓存滑动
缓冲器可以连接到背板最多
8.192兆赫
可以在使用8位并行控制端口
无论是复用或非复用总线
提取或插入CAS信令
检测并产生远端和AIS告警
可编程输出时钟分数
E1 ， H0和H12应用
完全独立的发送和接收
的功能
全面进入Si和萨位
测试三个不同的环回
大型计数器和双相代码
违规， CRC4码字错误， FAS
错误及E位
与DS2151Q T1单引脚兼容
芯片收发器
5V电源;低功耗CMOS
工业级版本（ -40 ° C至+ 85°C ）
可用（ DS2153QN ）
引脚分配
功能模块
龙& SHORT
长途线路
接口
并行控制
PORT
达拉斯
DS2153Q
E1 SCT
第44脚PLCC实际尺寸
CS
RD
AD7
AD6
AD5
AD4
AD3
AD2
AD1
AD0
TCHCLK
6
5
4
3
2
1
44
43
42
41
18
19
20
21
22
23
24
25
26
27
成帧器
描述
该DS2153Q T1单芯片收发器（ SCT ）包含了所有的连接所必需的功能
到E1线路。板载时钟/数据恢复电路将AMI / HDB3 E1波形为NRZ
串行数据流。在DS2153自动调整到E1的22 AWG （0.6 MM）双绞线电缆从0到
1.5公里。该装置可以生成必要的G.703波形为75欧姆和120欧姆电缆。
板载抖动衰减器（选择为32位或128位）可以被放置在任一所述发射
或接收数据的路径。成帧器定位框架和多帧边界和监测数据
流报警。它也被用于提取和插入信令数据，Si和萨比特信息。
该装置包含了一组71个8位内部寄存器，用户可以访问用于控制操作
1 52
070299
RCHBLK
ACLKI
BTS
RTIP
RRING
RVDD
RVSS
XTAL1
XTAL2
INT1
INT2
28
ALE
WR
RLINK
RLCLK
DVSS
RCLK
RCHCLK
RSER
rsync的
RLOS / LOTC
系统时钟
40
弹
商店
7
8
9
10
11
12
13
14
15
16
17
39
38
37
36
35
34
33
32
31
30
29
TSER
TCLK
DVDD
TSYNC
TLINK
tlCLK
TCHBLK
特林
TVDD
TVSS
TTIP
DS2153Q
该单位。通过并行控制端口快速访问允许单个微处理多条E1线路。该
设备完全符合所有最新的E1规范，包括ITU G.703 ， G.704 ， G.706 ， G.823和
I.431以及ETSI 300 011 ， 300 233 ， TBR 12和TBR 13 。
目录
1.引言
2.并行控制端口
3.控制和测试寄存器
4.状态信息寄存器
5.错误计数寄存器
6.萨数据链路控制和操作
7信令操作
8.发送空闲寄存器
9.时钟寄存器阻塞
10.弹性存储操作
11.其他（ SA）和国际（SI ）位操作
12.行界面控制功能
13.时序图，流程图同步和传输流图
14.直流和交流特性
1.0简介
模拟的AMI波形断E1线路的被变压器耦合到所述RRING和RTIP销
在DS2153Q 。设备恢复时钟和数据从模拟信号，并通过抖动传递它
衰减多路复用器到接收侧的帧调节器，其中所述数字串行数据流进行分析，以找到帧
格局。如果需要的话，在接收侧弹性存储器可以为了吸收的相位和频率被启用
将回收的E1数据流和异步背板时钟是之间的差异
在系统时钟输入端提供的。
该DS2153Q的发送侧是完全独立于在两个时钟的接收侧
要求和特点。发送格式将提供E1必要的数据开销
传输。一旦该数据流已经准备用于传输，则其经由抖动衰减发送
多路复用器的波形整形和线路驱动器的功能。该DS2153Q将带动E1线路从TTIP
并通过耦合变压器TRING引脚。
2 52
DS2153Q
读者的注意
本数据表中假定E1的操作环境中的一个特定的命名法。有32个8位
在E1系统时隙依次编号为031 0时隙发送第一和第一次收到。
这32个时隙也被称为信道为1的编号方案，以32 0时隙是
相同的信道1 ，时隙1是相同的信道2 ，依此类推。每个时隙（或信道）是由
向上的8位，它们的编号为18位数字1是MSB并且首先被发送。比特数是8
在LSB和传输最后。贯穿本说明书，下面的缩写将被采用：
FAS
CAS
MF
Si
CRC4
CCS
Sa
E-位
帧定位信号
随路信令
复
国际位
循环冗余校验
公共信道信令
额外的位
CRC4错误位
3 52
DS2153Q
引脚说明
表1-1
针
1
2
3
4
5
6
7
8
9
10
11
12
13
符号
AD4
AD5
AD6
AD7
RD
（ DS）的
CS
TYPE
I / O
描述
地址/数据总线。
8位复用的地址/数据总线。
I
I
I
I
O
O
-
O
O
读输入（数据选通） 。
片选。
必须低到读取或写入的端口。
地址锁存使能（地址选通脉冲） 。
正边沿
用于解复用总线。
写输入（读/写） 。
接收链路数据。
输出包括完整接收数据流
萨位。参见第13节时序细节。
接收链路时钟。
4 kHz至20 kHz的时钟需求的RLINK
输出;通过RCR2控制。参见第13节时序细节。
数字信号地。
0.0伏。应该连接到本地接地
平面。
接收时钟。
恢复2.048 MHz时钟。
接收通道时钟。
256 kHz的时钟脉冲而在高
LSB的每个信道的。可用于平行于串行转换
信道的数据。参见第13节时序细节。
接收串行数据。
收到的NRZ串行数据，更新不断上升
RCLK或系统时钟的边缘。
接收同步。
提取的脉冲， 1 RCLK宽，输出这
销识别任一帧（ RCR1.6 = 0）或复
边界（ RCR1.6 = 1）。如果弹性存储器经由启用
RCR2.1 ，那么该引脚可启用是通过RCR1.5输入时
其中一帧边界脉冲被施加。参见第13节时间
详细信息。
接收发送时钟同步/丢失的损失。
双功能
输出。如果TCR2.0 = 0时，将切换高时，同步器
寻找E1帧和复帧;如果TCR2.0 = 1 ，将切换
高若TCLK引脚没有切换为5
s.
系统时钟。
1.544 MHz或2.048 MHz的时钟。只有当使用
在弹性存储器的功能可以通过RCR2.1启用。要绑
低中不使用的弹性存储器的应用程序。如果拉高了在
至少100
s,
将强制所有输出引脚（包括并口），以
3-state.
ALE （ AS ）
WR
(R/
W
)
RLINK
RLCLK
DVSS
RCLK
RCHCLK
14
15
RSER
rsync的
O
I / O
16
RLOS / LOTC
O
17
系统时钟
I
5 52
DS2153Q
E1单芯片收发器
www.dalsemi.com
特点
完整的E1 （CEPT ）的PCM -30 / ISDN-PRI
收发器功能
板载线路接口的时钟/数据恢复
和整形
32位或128位的抖动衰减器
生成构建奏线为120欧姆
和75欧姆线路
帧FAS ，CAS和CRC4格式
板载双两帧弹性缓存滑动
缓冲器可以连接到背板最多
8.192兆赫
可以在使用8位并行控制端口
无论是复用或非复用总线
提取或插入CAS信令
检测并产生远端和AIS告警
可编程输出时钟分数
E1 ， H0和H12应用
完全独立的发送和接收
的功能
全面进入Si和萨位
测试三个不同的环回
大型计数器和双相代码
违规， CRC4码字错误， FAS
错误及E位
与DS2151Q T1单引脚兼容
芯片收发器
5V电源;低功耗CMOS
工业级版本（ -40 ° C至+ 85°C ）
可用（ DS2153QN ）
引脚分配
功能模块
龙& SHORT
长途线路
接口
并行控制
PORT
达拉斯
DS2153Q
E1 SCT
第44脚PLCC实际尺寸
CS
RD
AD7
AD6
AD5
AD4
AD3
AD2
AD1
AD0
TCHCLK
6
5
4
3
2
1
44
43
42
41
18
19
20
21
22
23
24
25
26
27
成帧器
描述
该DS2153Q T1单芯片收发器（ SCT ）包含了所有的连接所必需的功能
到E1线路。板载时钟/数据恢复电路将AMI / HDB3 E1波形为NRZ
串行数据流。在DS2153自动调整到E1的22 AWG （0.6 MM）双绞线电缆从0到
1.5公里。该装置可以生成必要的G.703波形为75欧姆和120欧姆电缆。
板载抖动衰减器（选择为32位或128位）可以被放置在任一所述发射
或接收数据的路径。成帧器定位框架和多帧边界和监测数据
流报警。它也被用于提取和插入信令数据，Si和萨比特信息。
该装置包含了一组71个8位内部寄存器，用户可以访问用于控制操作
1 52
070299
RCHBLK
ACLKI
BTS
RTIP
RRING
RVDD
RVSS
XTAL1
XTAL2
INT1
INT2
28
ALE
WR
RLINK
RLCLK
DVSS
RCLK
RCHCLK
RSER
rsync的
RLOS / LOTC
系统时钟
40
弹
商店
7
8
9
10
11
12
13
14
15
16
17
39
38
37
36
35
34
33
32
31
30
29
TSER
TCLK
DVDD
TSYNC
TLINK
tlCLK
TCHBLK
特林
TVDD
TVSS
TTIP
DS2153Q
该单位。通过并行控制端口快速访问允许单个微处理多条E1线路。该
设备完全符合所有最新的E1规范，包括ITU G.703 ， G.704 ， G.706 ， G.823和
I.431以及ETSI 300 011 ， 300 233 ， TBR 12和TBR 13 。
目录
1.引言
2.并行控制端口
3.控制和测试寄存器
4.状态信息寄存器
5.错误计数寄存器
6.萨数据链路控制和操作
7信令操作
8.发送空闲寄存器
9.时钟寄存器阻塞
10.弹性存储操作
11.其他（ SA）和国际（SI ）位操作
12.行界面控制功能
13.时序图，流程图同步和传输流图
14.直流和交流特性
1.0简介
模拟的AMI波形断E1线路的被变压器耦合到所述RRING和RTIP销
在DS2153Q 。设备恢复时钟和数据从模拟信号，并通过抖动传递它
衰减多路复用器到接收侧的帧调节器，其中所述数字串行数据流进行分析，以找到帧
格局。如果需要的话，在接收侧弹性存储器可以为了吸收的相位和频率被启用
将回收的E1数据流和异步背板时钟是之间的差异
在系统时钟输入端提供的。
该DS2153Q的发送侧是完全独立于在两个时钟的接收侧
要求和特点。发送格式将提供E1必要的数据开销
传输。一旦该数据流已经准备用于传输，则其经由抖动衰减发送
多路复用器的波形整形和线路驱动器的功能。该DS2153Q将带动E1线路从TTIP
并通过耦合变压器TRING引脚。
2 52
DS2153Q
读者的注意
本数据表中假定E1的操作环境中的一个特定的命名法。有32个8位
在E1系统时隙依次编号为031 0时隙发送第一和第一次收到。
这32个时隙也被称为信道为1的编号方案，以32 0时隙是
相同的信道1 ，时隙1是相同的信道2 ，依此类推。每个时隙（或信道）是由
向上的8位，它们的编号为18位数字1是MSB并且首先被发送。比特数是8
在LSB和传输最后。贯穿本说明书，下面的缩写将被采用：
FAS
CAS
MF
Si
CRC4
CCS
Sa
E-位
帧定位信号
随路信令
复
国际位
循环冗余校验
公共信道信令
额外的位
CRC4错误位
3 52
DS2153Q
引脚说明
表1-1
针
1
2
3
4
5
6
7
8
9
10
11
12
13
符号
AD4
AD5
AD6
AD7
RD
（ DS）的
CS
TYPE
I / O
描述
地址/数据总线。
8位复用的地址/数据总线。
I
I
I
I
O
O
-
O
O
读输入（数据选通） 。
片选。
必须低到读取或写入的端口。
地址锁存使能（地址选通脉冲） 。
正边沿
用于解复用总线。
写输入（读/写） 。
接收链路数据。
输出包括完整接收数据流
萨位。参见第13节时序细节。
接收链路时钟。
4 kHz至20 kHz的时钟需求的RLINK
输出;通过RCR2控制。参见第13节时序细节。
数字信号地。
0.0伏。应该连接到本地接地
平面。
接收时钟。
恢复2.048 MHz时钟。
接收通道时钟。
256 kHz的时钟脉冲而在高
LSB的每个信道的。可用于平行于串行转换
信道的数据。参见第13节时序细节。
接收串行数据。
收到的NRZ串行数据，更新不断上升
RCLK或系统时钟的边缘。
接收同步。
提取的脉冲， 1 RCLK宽，输出这
销识别任一帧（ RCR1.6 = 0）或复
边界（ RCR1.6 = 1）。如果弹性存储器经由启用
RCR2.1 ，那么该引脚可启用是通过RCR1.5输入时
其中一帧边界脉冲被施加。参见第13节时间
详细信息。
接收发送时钟同步/丢失的损失。
双功能
输出。如果TCR2.0 = 0时，将切换高时，同步器
寻找E1帧和复帧;如果TCR2.0 = 1 ，将切换
高若TCLK引脚没有切换为5
s.
系统时钟。
1.544 MHz或2.048 MHz的时钟。只有当使用
在弹性存储器的功能可以通过RCR2.1启用。要绑
低中不使用的弹性存储器的应用程序。如果拉高了在
至少100
s,
将强制所有输出引脚（包括并口），以
3-state.
ALE （ AS ）
WR
(R/
W
)
RLINK
RLCLK
DVSS
RCLK
RCHCLK
14
15
RSER
rsync的
O
I / O
16
RLOS / LOTC
O
17
系统时钟
I
5 52
QQ：2880707522 复制
