DS1744/DS1744P
Y2K兼容，非易失时钟RAM
www.maxim-ic.com
特点
§
§
§
§
§
集成的NV SRAM ，实时时钟，
水晶，电源失效控制电路，以及
锂能源
时钟寄存器被相同接入到
静态RAM 。这些寄存器居民
在八大热门RAM单元。
世纪字节寄存器（即， Y2K兼容）
拥有超过10年的完全不挥发
在没有电源的操作
BCD编码的世纪，年，月，日，
日，小时，分钟和秒用
自动闰年补偿有效期
截至2100年
电池电压指示标志
电源失效写保护允许± 10 ％
V
CC
电源容差
锂能源电
断开，维持保鲜状态
通电后的首次
只有DIP模块
标准的JEDEC字节宽32K x 8静态
RAM引出线
POWERCAP
模块板仅
表面贴装可直接
包含连接的PowerCap
电池和水晶
可更换电池（安装PowerCap ）
上电复位输出
引脚对引脚兼容于其他密度
的DS174XP时钟RAM
也可在工业温度
范围：-40 ° C至+ 85°C
销刀豆网络gurations
顶视图
A14
A12
A7
A6
A5
A4
A3
A2
A1
A0
DQ0
DQ1
DQ2
GND
1
达拉斯
2
半导体
3
DS1744
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
V
CC
WE
A13
A8
A9
A11
OE
A10
CE
DQ7
DQ6
DQ5
DQ4
DQ3
§
§
§
§
§
PDIP模块
（ 700密耳扩展）
北卡罗来纳州
北卡罗来纳州
北卡罗来纳州
RST
V
CC
WE
OE
CE
DQ7
DQ6
DQ5
DQ4
DQ3
DQ2
DQ1
DQ0
GND
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
达拉斯
半导体
DS1744P
X1
GND
V
BAT
X2
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
北卡罗来纳州
北卡罗来纳州
A14
A13
A12
A11
A10
A9
A8
A7
A6
A5
A4
A3
A2
A1
A0
PowerCap模板
（使用DS9034PCX的PowerCap ）
§
的PowerCap是达拉斯半导体公司的注册商标。
注意：
该器件的一些修订可能偏离称为勘误表公布的规格。任何器件的多个版本
可能同时获得通过不同的销售渠道。欲了解器件勘误表的信息，请点击这里：
www.maxim-ic.com/errata 。
1 18
REV ： 011204
DS1744 / DS1744P Y2K兼容，非易失时钟RAM
引脚说明
A0–A14
CE
OE
WE
V
CC
GND
DQ0–DQ7
北卡罗来纳州
RST
X1, X2
V
BAT
- 地址输入
- 芯片使能
- 输出使能
- 写使能
- 电源输入
- 地面
- 数据输入/输出
- 无连接
- 上电复位输出（ PowerCap模块仅板）
- 水晶连接
- 电池连接
订购信息
部分
DS1744-70
DS1744-70IND
DS1744P-70
DS1744P-70IND
DS1744W-120
DS1744W-120IND
DS1744WP-120
DS1744WP-120IND
温度范围
0 ° C至+ 70°C
-40 ° C至+ 85°C
0 ° C至+ 70°C
-40 ° C至+ 85°C
0 ° C至+ 70°C
-40 ° C至+ 85°C
0 ° C至+ 70°C
-40 ° C至+ 85°C
PIN- PACKAGE
28 PDIP模块
28 PDIP模块
34 *的PowerCap
34 *的PowerCap
28 DIP模块
28 DIP模块
34 *的PowerCap
34 *的PowerCap
电压
(V)
5
5
5
5
3.3
3.3
3.3
3.3
顶标
DS1744-70
DS1744-70IND
DS1744P-70
DS1744P-70IND
DS1744W-120
DS1744W-120IND
DS1744WP-120
DS1744WP-120IND
*
DS9034PCX （的PowerCap ）要求。 （必须单独订购。 ）
描述
该DS1744是一款全功能的， 2000年的标准（ Y2KC ） ，实时时钟/日历（ RTC）和32K ×8
NV SRAM 。在DS1744中的用户访问所有的寄存器是通过一字节宽接口
在图1中所示的实时时钟信息和控制位驻留在最高的8个RAM位置。
RTC寄存器包含世纪，年，月，日，星期，小时，分钟和秒的24小时数据
BCD格式。更正为每个月份及闰年的日期自动进行。 RTC时钟
寄存器是双缓冲，以避免不正确的数据的访问可能会出现在时钟更新周期。
双缓冲系统还可以防止浪费时间的倒数计时有增无减通过
访问时间寄存器的数据。该DS1744还包含自己的电源故障电路，取消选择
设备时，在V
CC
电源是超差的情况。此功能可以防止数据丢失，从
不可预知的系统运行低V带来的
CC
为避免错误的访问和更新周期。
2 18
DS1744 / DS1744P Y2K兼容，非易失时钟RAM
图1.框图
套餐
该DS1744有两种封装（ 28引脚DIP和34引脚PowerCap模块）提供。 28引脚DIP
风格模块集成了晶体，锂能源和硅都在同一个包中。 34针
PowerCap模板设计了用于连接到一个单独的PowerCap触点（ DS9034PCX ）
包含晶体和电池。这种设计允许的PowerCap可以安装在顶部
完成了表面贴装工艺后DS1744P 。后的表面安装了的PowerCap
安装过程中防止损坏晶体和电池由于所需焊料的高温
回流。在安装PowerCap被锁定式设计，防止反向插入。 PowerCap模块板和安装PowerCap
是单独订购和运输分开的容器。为的PowerCap的部件号为
DS9034PCX.
时钟操作 - 读取软时钟
而双缓冲寄存器结构减少了读取不正确的数据，内部更新的机会
到DS1744时钟寄存器应时钟数据之前被停止读出，以防止数据的读出中
过渡。然而，停止内部时钟的寄存器的更新过程中不影响时钟精度。
当1被写入到读出的位的更新被停止，第6位的世纪寄存器（表2）。只要一
1保持在那个位置，更新停止。当发出停止后，寄存器反映的计数，即
一天，日期和时间，这是目前在发出halt命令的那一刻。但是，内部
双缓冲系统的时钟寄存器不断更新，使得时钟准确度不受影响
通过数据的访问。所有的DS1744寄存器在内部时钟寄存器后同时更新
更新过程已经重新启用。更新是在一秒钟内后读取位写入0。
读位必须是0，最小的500毫秒，以确保外部寄存器被更新。
3 18
DS1744 / DS1744P Y2K兼容，非易失时钟RAM
表1.真值表
CE
V
CC
V
IH
V
IL
V
CC
＆ GT ; V
PF
V
IL
V
IL
V
SO
＆ LT ; V
CC
＆ LT ; V
PF
X
V
CC
＆ LT ; V
SO
＆ LT ; V
PF
X
OE
X
X
V
IL
V
IH
X
X
WE
X
V
IL
V
IH
V
IH
X
X
模式
DESELECT
写
读
读
DESELECT
DESELECT
DQ
高-Z
DATA IN
数据输出
高-Z
高-Z
高-Z
动力
待机
活跃
活跃
活跃
CMOS待机
数据保留模式
设置时钟
如表2中所示，位世纪寄存器7是写位。设定的写入位为1时，象读
位，停止更新为DS1744的寄存器。然后，用户可以使用正确的星期，日期和时间将它们加载
在24小时BCD格式的数据。复位写入位到0 ，然后这些值传送到实际的时钟
计数器，并允许恢复正常操作。
停止和启动时钟振荡器
时钟振荡器可以随时停止。以增加保质期，该振荡器可以被关闭
以最小化从电池的漏电流。该
OSC位的秒寄存器的MSB （位7） （表
2）。将其设置为1振荡器停振。
频率测试位
如表2所示，第6位的天字节是频率的测试位。当频率测试位被设置为
逻辑1和振荡器运行在512Hz的的LSB秒寄存器切换。当秒
寄存器被读出时， DQ0线在512Hz的频率，只要访问条件保持切换
有效（即CE低， OE低， WE高和地址秒钟注册仍然有效，稳定的） 。
时钟精度（ DIP MODULE ）
该DS1744是保证计时精确度内
±
在25每月1分钟
°
C.实时时钟是
在工厂校准由Dallas Semiconductor使用非易失性的调谐元件，并且不需要
额外的校准。出于这个原因，场时钟校准方法不可用并且不
有必要的。时钟精度也受电环境;应该小心的地方
实时时钟中的印刷电路板布局中的最低级的EMI部分。有关更多信息，请参阅
应用笔记58 ：水晶思考与达拉斯实时时钟。
时钟精度（ POWERCAP MODULE ）
在DS1744和DS9034PCX单独的准确性进行测试。一旦安装在一起，模块
通常保持时间的精确度内
±
每月（为35ppm ） 1.53分钟在+ 25°C 。时钟精度
也受电环境和时应该小心放置的RTC中价低
的PC板布局的一级EMI部分。有关更多信息，请参阅
应用笔记58 ：水晶
注意事项与达拉斯实时时钟。
4 18
DS1744 / DS1744P Y2K兼容，非易失时钟RAM
表2.寄存器映射
地址
7FFFF
7FFFE
7FFFD
7FFFC
7FFFB
7FFFA
7FFF9
7FFF8
OSC
=停止位
W =写位
数据
B7
X
X
BF
X
X
OSC
W
B6
10年
X
X
FT
X
10月
10日
X
X
10小时
10分钟
10秒
10世纪
R =读位
X =见注释
B5
X
B4
B3
B2
YEAR
MONTH
日期
B1
B0
功能
YEAR
MONTH
日期
天
小时
分钟
秒
世纪
范围
00-99
01-12
01-31
01-07
00-23
00-59
00-59
00-39
X
天
小时
分钟
秒
世纪
FT =频率测试
BF =电池标志
R
注意：
所有显示的“X”位不专用于任何特定的功能，并且可以被用作普通RAM比特。
检索数据从RAM或时钟
的DS1744是在读出模式时的OE （输出使能）为低电平时， WE （写使能）为高，并
CE（芯片使能）是低的。该装置结构允许的纹波通过访问任何地址的
地点在NV SRAM 。有效的数据可在内部吨DQ管脚
AA
之后的最后一个地址输入是
稳定，提供了CE和OE访问时间和状态感到满意。如果CE或OE访问时间和
状态不满足，可获得有效数据在芯片使能访问后者（叔
CEA
），或者在输出使能访问
时间（t
OEA
） 。的DQ引脚的状态由CE和OE控制。如果输出为t之前激活
AA
,
数据线被驱动到一个中间状态，直到吨
AA
。如果地址输入，而CE改变，
OE仍然有效，输出数据仍然有效输出数据保持时间（t
OH
），但接着不确定
直到下一个地址的访问。
将数据写入RAM或时钟
该DS1744是在写入模式下，每当我们和CE都在他们的活动状态。写的是开始
参考WE或CE后者发生转变。该地址必须在整个持有有效
该循环。 CE或我们必须回归沉寂最小的t
WR
之前，另一次读的起始或
写周期。数据必须是有效的吨
DS
之前写的结尾，并保持有效吨
DH
之后。在一个
典型应用中， OE信号是在写周期期间高。不过， OE可以提供激活
小心与数据总线，以避免总线冲突。如果OE为低电平WE之前转变为低电平时，
数据总线可以成为活性与由地址输入定义的读出的数据。在WE低，然后过渡
禁止输出T
WEZ
之后，我们去活跃。
5 18
DS1744/DS1744P
Y2K兼容，非易失时钟RAM
www.maxim-ic.com
特点
§
§
§
§
§
集成的NV SRAM ，实时时钟，
水晶，电源失效控制电路，以及
锂能源
时钟寄存器被相同接入到
静态RAM 。这些寄存器居民
在八大热门RAM单元。
世纪字节寄存器（即， Y2K兼容）
拥有超过10年的完全不挥发
在没有电源的操作
BCD编码的世纪，年，月，日，
日，小时，分钟和秒用
自动闰年补偿有效期
截至2100年
电池电压指示标志
电源失效写保护允许± 10 ％
V
CC
电源容差
锂能源电
断开，维持保鲜状态
通电后的首次
只有DIP模块
标准的JEDEC字节宽32K x 8静态
RAM引出线
POWERCAP
模块板仅
表面贴装可直接
包含连接的PowerCap
电池和水晶
可更换电池（安装PowerCap ）
上电复位输出
引脚对引脚兼容于其他密度
的DS174XP时钟RAM
也可在工业温度
范围：-40 ° C至+ 85°C
销刀豆网络gurations
顶视图
A14
A12
A7
A6
A5
A4
A3
A2
A1
A0
DQ0
DQ1
DQ2
GND
1
达拉斯
2
半导体
3
DS1744
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
V
CC
WE
A13
A8
A9
A11
OE
A10
CE
DQ7
DQ6
DQ5
DQ4
DQ3
§
§
§
§
§
PDIP模块
（ 700密耳扩展）
北卡罗来纳州
北卡罗来纳州
北卡罗来纳州
RST
V
CC
WE
OE
CE
DQ7
DQ6
DQ5
DQ4
DQ3
DQ2
DQ1
DQ0
GND
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
达拉斯
半导体
DS1744P
X1
GND
V
BAT
X2
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
北卡罗来纳州
北卡罗来纳州
A14
A13
A12
A11
A10
A9
A8
A7
A6
A5
A4
A3
A2
A1
A0
PowerCap模板
（使用DS9034PCX的PowerCap ）
§
的PowerCap是达拉斯半导体公司的注册商标。
注意：
该器件的一些修订可能偏离称为勘误表公布的规格。任何器件的多个版本
可能同时获得通过不同的销售渠道。欲了解器件勘误表的信息，请点击这里：
www.maxim-ic.com/errata 。
1 18
REV ： 011204
DS1744 / DS1744P Y2K兼容，非易失时钟RAM
引脚说明
A0–A14
CE
OE
WE
V
CC
GND
DQ0–DQ7
北卡罗来纳州
RST
X1, X2
V
BAT
- 地址输入
- 芯片使能
- 输出使能
- 写使能
- 电源输入
- 地面
- 数据输入/输出
- 无连接
- 上电复位输出（ PowerCap模块仅板）
- 水晶连接
- 电池连接
订购信息
部分
DS1744-70
DS1744-70IND
DS1744P-70
DS1744P-70IND
DS1744W-120
DS1744W-120IND
DS1744WP-120
DS1744WP-120IND
温度范围
0 ° C至+ 70°C
-40 ° C至+ 85°C
0 ° C至+ 70°C
-40 ° C至+ 85°C
0 ° C至+ 70°C
-40 ° C至+ 85°C
0 ° C至+ 70°C
-40 ° C至+ 85°C
PIN- PACKAGE
28 PDIP模块
28 PDIP模块
34 *的PowerCap
34 *的PowerCap
28 DIP模块
28 DIP模块
34 *的PowerCap
34 *的PowerCap
电压
(V)
5
5
5
5
3.3
3.3
3.3
3.3
顶标
DS1744-70
DS1744-70IND
DS1744P-70
DS1744P-70IND
DS1744W-120
DS1744W-120IND
DS1744WP-120
DS1744WP-120IND
*
DS9034PCX （的PowerCap ）要求。 （必须单独订购。 ）
描述
该DS1744是一款全功能的， 2000年的标准（ Y2KC ） ，实时时钟/日历（ RTC）和32K ×8
NV SRAM 。在DS1744中的用户访问所有的寄存器是通过一字节宽接口
在图1中所示的实时时钟信息和控制位驻留在最高的8个RAM位置。
RTC寄存器包含世纪，年，月，日，星期，小时，分钟和秒的24小时数据
BCD格式。更正为每个月份及闰年的日期自动进行。 RTC时钟
寄存器是双缓冲，以避免不正确的数据的访问可能会出现在时钟更新周期。
双缓冲系统还可以防止浪费时间的倒数计时有增无减通过
访问时间寄存器的数据。该DS1744还包含自己的电源故障电路，取消选择
设备时，在V
CC
电源是超差的情况。此功能可以防止数据丢失，从
不可预知的系统运行低V带来的
CC
为避免错误的访问和更新周期。
2 18
DS1744 / DS1744P Y2K兼容，非易失时钟RAM
图1.框图
套餐
该DS1744有两种封装（ 28引脚DIP和34引脚PowerCap模块）提供。 28引脚DIP
风格模块集成了晶体，锂能源和硅都在同一个包中。 34针
PowerCap模板设计了用于连接到一个单独的PowerCap触点（ DS9034PCX ）
包含晶体和电池。这种设计允许的PowerCap可以安装在顶部
完成了表面贴装工艺后DS1744P 。后的表面安装了的PowerCap
安装过程中防止损坏晶体和电池由于所需焊料的高温
回流。在安装PowerCap被锁定式设计，防止反向插入。 PowerCap模块板和安装PowerCap
是单独订购和运输分开的容器。为的PowerCap的部件号为
DS9034PCX.
时钟操作 - 读取软时钟
而双缓冲寄存器结构减少了读取不正确的数据，内部更新的机会
到DS1744时钟寄存器应时钟数据之前被停止读出，以防止数据的读出中
过渡。然而，停止内部时钟的寄存器的更新过程中不影响时钟精度。
当1被写入到读出的位的更新被停止，第6位的世纪寄存器（表2）。只要一
1保持在那个位置，更新停止。当发出停止后，寄存器反映的计数，即
一天，日期和时间，这是目前在发出halt命令的那一刻。但是，内部
双缓冲系统的时钟寄存器不断更新，使得时钟准确度不受影响
通过数据的访问。所有的DS1744寄存器在内部时钟寄存器后同时更新
更新过程已经重新启用。更新是在一秒钟内后读取位写入0。
读位必须是0，最小的500毫秒，以确保外部寄存器被更新。
3 18
DS1744 / DS1744P Y2K兼容，非易失时钟RAM
表1.真值表
CE
V
CC
V
IH
V
IL
V
CC
＆ GT ; V
PF
V
IL
V
IL
V
SO
＆ LT ; V
CC
＆ LT ; V
PF
X
V
CC
＆ LT ; V
SO
＆ LT ; V
PF
X
OE
X
X
V
IL
V
IH
X
X
WE
X
V
IL
V
IH
V
IH
X
X
模式
DESELECT
写
读
读
DESELECT
DESELECT
DQ
高-Z
DATA IN
数据输出
高-Z
高-Z
高-Z
动力
待机
活跃
活跃
活跃
CMOS待机
数据保留模式
设置时钟
如表2中所示，位世纪寄存器7是写位。设定的写入位为1时，象读
位，停止更新为DS1744的寄存器。然后，用户可以使用正确的星期，日期和时间将它们加载
在24小时BCD格式的数据。复位写入位到0 ，然后这些值传送到实际的时钟
计数器，并允许恢复正常操作。
停止和启动时钟振荡器
时钟振荡器可以随时停止。以增加保质期，该振荡器可以被关闭
以最小化从电池的漏电流。该
OSC位的秒寄存器的MSB （位7） （表
2）。将其设置为1振荡器停振。
频率测试位
如表2所示，第6位的天字节是频率的测试位。当频率测试位被设置为
逻辑1和振荡器运行在512Hz的的LSB秒寄存器切换。当秒
寄存器被读出时， DQ0线在512Hz的频率，只要访问条件保持切换
有效（即CE低， OE低， WE高和地址秒钟注册仍然有效，稳定的） 。
时钟精度（ DIP MODULE ）
该DS1744是保证计时精确度内
±
在25每月1分钟
°
C.实时时钟是
在工厂校准由Dallas Semiconductor使用非易失性的调谐元件，并且不需要
额外的校准。出于这个原因，场时钟校准方法不可用并且不
有必要的。时钟精度也受电环境;应该小心的地方
实时时钟中的印刷电路板布局中的最低级的EMI部分。有关更多信息，请参阅
应用笔记58 ：水晶思考与达拉斯实时时钟。
时钟精度（ POWERCAP MODULE ）
在DS1744和DS9034PCX单独的准确性进行测试。一旦安装在一起，模块
通常保持时间的精确度内
±
每月（为35ppm ） 1.53分钟在+ 25°C 。时钟精度
也受电环境和时应该小心放置的RTC中价低
的PC板布局的一级EMI部分。有关更多信息，请参阅
应用笔记58 ：水晶
注意事项与达拉斯实时时钟。
4 18
DS1744 / DS1744P Y2K兼容，非易失时钟RAM
表2.寄存器映射
地址
7FFFF
7FFFE
7FFFD
7FFFC
7FFFB
7FFFA
7FFF9
7FFF8
OSC
=停止位
W =写位
数据
B7
X
X
BF
X
X
OSC
W
B6
10年
X
X
FT
X
10月
10日
X
X
10小时
10分钟
10秒
10世纪
R =读位
X =见注释
B5
X
B4
B3
B2
YEAR
MONTH
日期
B1
B0
功能
YEAR
MONTH
日期
天
小时
分钟
秒
世纪
范围
00-99
01-12
01-31
01-07
00-23
00-59
00-59
00-39
X
天
小时
分钟
秒
世纪
FT =频率测试
BF =电池标志
R
注意：
所有显示的“X”位不专用于任何特定的功能，并且可以被用作普通RAM比特。
检索数据从RAM或时钟
的DS1744是在读出模式时的OE （输出使能）为低电平时， WE （写使能）为高，并
CE（芯片使能）是低的。该装置结构允许的纹波通过访问任何地址的
地点在NV SRAM 。有效的数据可在内部吨DQ管脚
AA
之后的最后一个地址输入是
稳定，提供了CE和OE访问时间和状态感到满意。如果CE或OE访问时间和
状态不满足，可获得有效数据在芯片使能访问后者（叔
CEA
），或者在输出使能访问
时间（t
OEA
） 。的DQ引脚的状态由CE和OE控制。如果输出为t之前激活
AA
,
数据线被驱动到一个中间状态，直到吨
AA
。如果地址输入，而CE改变，
OE仍然有效，输出数据仍然有效输出数据保持时间（t
OH
），但接着不确定
直到下一个地址的访问。
将数据写入RAM或时钟
该DS1744是在写入模式下，每当我们和CE都在他们的活动状态。写的是开始
参考WE或CE后者发生转变。该地址必须在整个持有有效
该循环。 CE或我们必须回归沉寂最小的t
WR
之前，另一次读的起始或
写周期。数据必须是有效的吨
DS
之前写的结尾，并保持有效吨
DH
之后。在一个
典型应用中， OE信号是在写周期期间高。不过， OE可以提供激活
小心与数据总线，以避免总线冲突。如果OE为低电平WE之前转变为低电平时，
数据总线可以成为活性与由地址输入定义的读出的数据。在WE低，然后过渡
禁止输出T
WEZ
之后，我们去活跃。
5 18
DS1744 / DS1744P Y2K兼容，非易失时钟RAM
引脚说明
EDIP
1
2
3
4
5
6
7
8
9
10
21
23
24
25
26
11
12
13
15
16
17
18
19
14
20
22
27
28
—
—
—
针
POWERCAP
32
30
25
24
23
22
21
20
19
18
28
29
27
26
31
16
15
14
13
12
11
10
9
17
8
7
6
5
4
1, 2, 3, 33,
34
名字
A14
A12
A7
A6
A5
A4
A3
A2
A1
A0
A10
A11
A9
A8
A13
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
GND
CE
OE
WE
V
CC
RST
北卡罗来纳州
X1, X2,
V
BAT
功能
地址输入
数据输入/输出
地
低电平有效芯片使能输入
低电平有效输出使能输入
低电平有效写使能输入
电源输入
低电平有效复位输出，开漏输出。需要一个上拉电阻
正确的操作。
无连接
水晶连接，V
BAT
电池连接
2 16
DS1744 / DS1744P Y2K兼容，非易失时钟RAM
订购信息
电压
(V)
DS1744-70+
5.0
DS1744-70IND+
5.0
DS1744W-120+
3.3
DS1744W-120IND+
3.3
DS1744P-70+
5.0
DS1744P-70IND+
5.0
DS1744WP-120+
3.3
DS1744WP-120IND+
3.3
部分
+表示
一个铅（Pb ） - 免费/符合RoHS标准的封装。
*DS9034-PCX+
或需要DS9034I - PCX + （必须单独订购） 。
**A
“+”，在顶部标记的任意位置表示无铅设备。一个“ IND ”表示工业温度级器件。
温度范围
0 ° C至+ 70°C
-40 ° C至+ 85°C
0 ° C至+ 70°C
-40 ° C至+ 85°C
0 ° C至+ 70°C
-40 ° C至+ 85°C
0 ° C至+ 70°C
-40 ° C至+ 85°C
PIN- PACKAGE
28 EDIP
28 EDIP
28 EDIP
28 EDIP
34 *的PowerCap
34 *的PowerCap
34 *的PowerCap
34 *的PowerCap
顶标**
DS1744+70
DS1744 + 70 IND
DS1744W+120
DS1744W + 120 IND
DS1744P+70
DS1744P + 70 IND
DS1744WP+120
DS1744WP + 120 IND
描述
该DS1744是一款全功能的， 2000年的标准（ Y2KC ） ，实时时钟/日历（ RTC）和32K ×8
NV SRAM 。在DS1744中的用户访问所有的寄存器是通过一字节宽接口
在图1中所示的实时时钟信息和控制位驻留在最高的8个RAM位置。
RTC寄存器包含世纪，年，月，日，星期，小时，分钟和秒的24小时数据
BCD格式。更正为每个月份及闰年的日期自动进行。 RTC时钟
寄存器是双缓冲，以避免不正确的数据的访问可能会出现在时钟更新周期。
双缓冲系统还可以防止浪费时间的倒数计时有增无减通过
访问时间寄存器的数据。该DS1744还包含自己的电源故障电路，取消选择
设备时，在V
CC
电源是超差的情况。此功能可以防止数据丢失，从
不可预知的系统运行低V带来的
CC
为避免错误的访问和更新周期。
3 16
DS1744 / DS1744P Y2K兼容，非易失时钟RAM
图1. DS1744 / DS1744P框图
DS1744/DS1744P
套餐
该DS1744有两种封装（ 28引脚DIP封装和34引脚PowerCap模块）提供。该
28引脚EDIP模块集成了晶体，锂电池和硅都在同一个包中。 34-
销的PowerCap模块板设计有触点，用于连接到一个单独的PowerCap
（ DS9034PCX ） ，其中包含晶体和电池。这种设计允许的PowerCap被安装在
完成的表面贴装工艺后的DS1744P的顶部。后安装的PowerCap
表面贴装工艺防止损坏晶体和电池由于所需的高温
回流焊接。在安装PowerCap被锁定式设计，防止反向插入。 PowerCap模块板和
的PowerCap单独订购和运输分开的容器。为的PowerCap的部件号为
DS9034PCX.
时钟操作 - 读取软时钟
而双缓冲寄存器结构减少了读取不正确的数据，内部更新的机会
到DS1744时钟寄存器应时钟数据之前被停止读出，以防止数据的读出中
过渡。然而，停止内部时钟的寄存器的更新过程中不影响时钟精度。
当1被写入到读出的位的更新被停止，第6位的世纪寄存器（表2）。只要一
1保持在那个位置，更新停止。当发出停止后，寄存器反映的计数，即
一天，日期和时间，这是目前在发出halt命令的那一刻。但是，内部
双缓冲系统的时钟寄存器不断更新，使得时钟准确度不受影响
通过数据的访问。所有的DS1744寄存器在内部时钟寄存器后同时更新
更新过程已经重新启用。更新是在一秒钟内后读取位写入0。
READ位必须是0为最小500s的，以确保外部寄存器被更新。
4 16
DS1744 / DS1744P Y2K兼容，非易失时钟RAM
表1.真值表
CE
V
CC
V
IH
V
IL
V
CC
＆ GT ; V
PF
V
IL
V
IL
V
SO
＆ LT ; V
CC
＆ LT ; V
PF
X
V
CC
＆ LT ; V
SO
＆ LT ; V
PF
X
OE
X
X
V
IL
V
IH
X
X
WE
X
V
IL
V
IH
V
IH
X
X
模式
DESELECT
写
读
读
DESELECT
DESELECT
DQ
高-Z
DATA IN
数据输出
高-Z
高-Z
高-Z
动力
待机
活跃
活跃
活跃
CMOS待机
数据保留模式
设置时钟
如表2中所示，位世纪寄存器7是写位。设定的写入位为1时，象读
位，停止更新为DS1744的寄存器。然后，用户可以使用正确的星期，日期和时间将它们加载
在24小时BCD格式的数据。复位写入位到0 ，然后这些值传送到实际的时钟
计数器，并允许恢复正常操作。
停止和启动时钟振荡器
时钟振荡器可以随时停止。以增加保质期，该振荡器可以被关闭
以最小化从电池的漏电流。该
OSC
位的秒寄存器的MSB （位7） （表
2）。将其设置为1振荡器停振。
频率测试位
如表2所示，第6位的天字节是频率的测试位。当频率测试位被设置为
逻辑1和振荡器运行在512Hz的的LSB秒寄存器切换。当秒
寄存器被读出时， DQ0线在512Hz的频率，只要访问条件保持切换
有效的（即，
CE
低，
OE
低，
WE
高和地址秒钟注册仍然有效，稳定的） 。
时钟精度（ DIP MODULE ）
该DS1744是保证计时精确度内
1
每月分在+ 25C 。实时时钟是
使用非易失性调谐元件在工厂校准由马克西姆，并且不需要额外的
校准。出于这个原因，场时钟校准方法不可用和没有必要的。时钟
精度也受电环境;应该小心放置的RTC中
的PC板布局最低的一级EMI部分。有关更多信息，请参考应用笔记58 ：
水晶思考与达拉斯实时时钟。
时钟精度（ POWERCAP MODULE ）
在DS1744和DS9034PCX单独的准确性进行测试。一旦安装在一起，模块
通常保持时间的精确度内
1.53
每月（为35ppm ）分钟， + 25°C 。时钟精度
也受电环境和时应该小心放置的RTC中价低
的PC板布局的一级EMI部分。有关更多信息，请参考应用笔记58 ：
水晶思考与达拉斯实时时钟。
5 16
QQ：2881677436 复制
