DS1643/DS1643P
描述
该DS1643是8K ×8非易失性静态RAM采用了全功能的实时时钟（ RTC）是
无论是在一字节宽的格式访问。非易失性RAM中的计时功能上等同于
所有JEDEC标准8K ×8 SRAM 。该装置也可以很容易被取代的ROM，EPROM和
EEPROM的插座上提供读/写非易失性以及增加的实时时钟功能。该
实时时钟的信息驻留在最高的8个RAM位置。 RTC寄存器包含
年，月，日，星期，时，分，秒的数据在24小时BCD格式。更正为天
月份和闰年自动进行。 RTC时钟寄存器是双缓冲来
避免不正确的数据的访问时可能出现的时钟的更新周期。双缓冲系统也
避免时间上的损失倒数计时有增无减通过访问时间寄存器的数据。该
DS1643还包含电源失效电路，取消选择设备时的V
CC
供应中
一个彻头彻尾的耐受性条件。此功能可以防止数据丢失的不可预测的系统操作
低V带来的
CC
为避免错误的访问和更新周期。
套餐
该DS1643有两种封装： 28引脚DIP模块和34引脚PowerCap模块。 28针
DIP型模块集成了晶体，锂能源和硅都在同一个包中。 34针
PowerCap模板设计了用于连接到一个单独的PowerCap触点（ DS9034PCX ）
包含晶体和电池。这种设计允许的PowerCap可以安装在顶部
在完成表面后DS1643P安装过程。表面后安装的PowerCap
安装过程中防止损坏晶体和电池由于所需的焊料高温
回流。在安装PowerCap被锁定式设计，防止反向插入。 PowerCap模块板和安装PowerCap
是单独订购和运输分开的容器。为的PowerCap的部件号为
DS9034PCX.
时钟操作 - 读取软时钟
而双缓冲寄存器结构减少了读取不正确的数据，内部更新的机会
到DS1643时钟寄存器应时钟数据之前被停止读出，以防止数据的读出中
过渡。然而，停止内部时钟的寄存器的更新过程中不影响时钟精度。
当1被写入到读取位的更新被中止，在控制第七最显著位
注册。只要1保持在该位置时，更新被中止。发出停止后，寄存器
反映计数，也就是一天，日期和时间，这是目前在发出halt命令的那一刻。
然而，双缓冲系统的内部时钟寄存器不断更新，使得时钟
精度不会受到数据的访问。所有的DS1643寄存器同时更新
之后，时钟状态复位。更新是在一秒钟内后读取位写入0 。
3 17
QQ：2881677436 复制
