DS1558
看门狗时钟，带有NV RAM控制器
www.maxim-ic.com
特点
§
§
§
§
集成的实时时钟（ RTC ） ，电源 -
故障控制电路和非易失RAM控制器
时钟寄存器被相同接入到
静态RAM ;这些寄存器居民
在16顶RAM单元
世纪寄存器
10年以上的计时和
在动力与缺失数据保留
小型锂纽扣电池（ S）和低泄漏
SRAM
精确的上电复位
可编程看门狗定时器和RTC
报警
BCD编码的年，月，日，星期，时，
分，并具有自动leap-秒
年补偿，有效期为一年
2100
电池电压指示标志
电源失效写保护允许
±10%
V
CC
电源容差
美国保险商实验室（ UL）的认可
引脚配置
GND
X1
X2
GND
A17
北卡罗来纳州
V
CC
北卡罗来纳州
V
CCO
北卡罗来纳州
RST
V
BAT
2
1
2
3
4
5
6
7
8
9
10
11
12
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
顶视图
§
§
§
§
§
§
对于包的信息，请访问：
www.maxim-ic.com/DallasPackInfo
订购信息
部分
DS1558W
DS1558W+
DS1558W-TRL
DS1558W+TRL
DS1558Y
DS1558Y+
DS1558Y-TRL
DS1558Y+TRL
温度范围
-40 ° C至+ 85°C
-40 ° C至+ 85°C
-40 ° C至+ 85°C
-40 ° C至+ 85°C
-40 ° C至+ 85°C
-40 ° C至+ 85°C
-40 ° C至+ 85°C
-40 ° C至+ 85°C
电压
(V)
3.3
3.3
3.3
3.3
5.0
5.0
5.0
5.0
PIN- PACKAGE
48 TQFP封装（ 7 ×7×仅1mm）
48 TQFP封装（ 7 ×7×仅1mm）
48 TQFP封装（ 7 ×7×仅1mm）
48 TQFP封装（ 7 ×7×仅1mm）
48 TQFP封装（ 7 ×7×仅1mm）
48 TQFP封装（ 7 ×7×仅1mm）
48 TQFP封装（ 7 ×7×仅1mm）
48 TQFP封装（ 7 ×7×仅1mm）
顶标*
DS1558D
DS1558D
DS1558D
DS1558D
DS1558B
DS1558B
DS1558B
DS1558B
+
表示无铅/符合RoHS标准的器件。
*
A“ +”的顶标指示的任何地方无铅器件。
注意：
该器件的一些修订可能偏离称为勘误表公布的规格。任何器件的多个版本
可能同时获得通过不同的销售渠道。欲了解器件勘误表的信息，请点击这里：
www.maxim-ic.com/errata ..
1 18
北卡罗来纳州
A0
DQ0
DQ1
DQ2
GND
DQ3
DQ4
DQ5
DQ6
DQ7
CER
13
14
15
16
17
18
19
20
21
22
23
24
北卡罗来纳州
A18
A16
A14
A12
A7
A6
A5
A4
A3
A2
A1
DS1558
A15
V
BAT1
WE
IRQ
/ FT
A13
A8
A9
A11
OE
A10
CE
OER
TQFP
REV ： 071305
DS1558
引脚说明
针
1, 13, 39
41, 43
2
3
4
5
6
7
8
9
10
11
12
14
27
29
30
31
32
36
44
15
16
17
19
20
21
22
23
18, 45,
48
24
名字
北卡罗来纳州
A18
A16
A14
A12
A7
A6
A5
A4
A3
A2
A1
A0
A10
A11
A9
A8
A13
A15
A17
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
GND
CER
无连接
功能
地址输入地址译码。在DS1558使用地址输入以确定
在读或写周期是否应当被引导到所连接的SRAM或向
RTC寄存器。
数据输入/输出。数据输入/输出引脚为RTC寄存器。
地
低电平有效芯片使能RAM 。
CE
通过对传递
CER ，
具有添加
传播延迟。当A0 - A18的信号相匹配的RTC地址，
CER
举行
高，禁用SRAM中。如果
OE
也低，对DQ0 - DQ7的RTC的输出数据。
低电平有效输出使能RAM 。
OE
通过对传递
OER ，
具有添加
传播延迟。当A0 - A18的信号相匹配的RTC地址，
CER
举行
高，禁用SRAM中。如果
CE
也低，对DQ0 - DQ7的RTC的输出数据。
低电平有效芯片使能输入。用于访问RTC和外部SRAM 。
低电平有效输出使能输入。用于访问RTC和外部SRAM 。
低电平有效中断/频率检测输出。该引脚用于输出报警
中断或频率测试信号。这是漏极开路，需要一个外部上拉
电阻器。
低电平有效写使能。用于将数据写入到RTC寄存器。
2 18
25
26
28
33
34
OER
CE
OE
IRQ / FT
WE
DS1558
引脚说明（续）
针
35
37
名字
V
BAT1
V
BAT2
功能
电池输入的任何标准+ 3V锂电池或其它能源。电池
电压必须为2.5V和3.7V正确操作间举行。 UL认可的
确保对反向充电电流锂电池使用时。如果只有一个
电池被使用时，它应连接到V
BAT1
和V
BAT2
应接地。看
在“可接受的条件”
http://www.maxim-ic.com/TechSupport/QA/ntrl.htm 。
低电平有效上电复位输出（开漏） 。此引脚用于信号的输出
即V
CC
超出公差。上电时，
RST
保持低电平一段时间，以允许
该系统达到稳定。 RTC和SRAM无法访问，而
RST
是活动的。这
脚是漏极开路，需要一个外部上拉电阻。
V
CC
输出到RAM中。而V
CC
高于V
BAT
中，外部SRAM由V供电
CC
.
当V
CC
下面是电池水平， SRAM是由V的一个动力
BAT
输入。
电源输入。直流电源提供给这些引脚的器件。 V
CC
是+ 5V
输入。当5V（或3.3V为3.3V版本）是在正常范围内应用，则设备
是完全可访问和数据可以写入和读出。读取和写操作被禁止时，
一个3V电池被连接到设备和V
CC
为V
TP
。然而，报时
功能继续不受输入电压更低。由于V
CC
低于V
BAT
中，
的RAM和RTC被切换到外部电源（额定3.0V直流）在
V
BAT
.
对于标准的32.768kHz石英晶体的连接。内部振荡器电路是
设计用于与具有指定负载电容晶体（C
L
）为6.0pF的。为
关于水晶的选择和水晶布局的考虑的更多信息，请参阅
应用笔记58 ：水晶思考与达拉斯实时时钟。
在DS1558
也可通过一个外部32.768kHz的振荡器来驱动。在这种配置中， X1脚
被连接到外部振荡器信号和X2脚被浮置。
38
RST
40
V
CCO
42
V
CC
46
X1
47
X2
典型工作电路
3 18
DS1558
描述
该DS1558是一个全功能的， 2000年兼容（ Y2KC ） ，实时时钟/日历的RTC
报警器，看门狗定时器，上电复位，电池监控和NV SRAM控制器。用户可以访问所有
在DS1558中的寄存器是通过一字节宽的接口，如图1中的RTC
寄存器包含世纪，年，月，日，星期，小时，分钟和秒的24小时BCD数据
格式。更正月份和闰年的天是自动进行的。
在DS1558映射RTC寄存器到SRAM地址空间，不断地监视A0- A18 。
当任何的上16个地址单元被访问时， DS1558抑制
CER
和
OER
对
SRAM和重定向的读取和写入到DS1558中的RTC寄存器。在DS1558可以使用
与SRAM的多达524272地址。较小的SRAM可以使用，条件是未使用的上
在DS1558地址线被连接到V
CC
.
RTC寄存器是双缓冲到内部和外部设置。用户可以直接访问
外部设定。时钟/日历更新到外部组寄存器可以被禁用和启用以允许
用户访问静态数据。假设内部振荡器被打开时，内部寄存器的设置是
不断更新;发生这种情况时，无论外部寄存器的设置，以保证精确的RTC
信息总是保持。
在DS1558已经中断（
IRQ
/ FT ）和复位（
RST
），其可被用于控制CPU的活动输出。
该
IRQ
/ FT中断输出可以用来产生一个外部中断当RTC寄存器值
匹配用户设定的报警值。中断始终可用，而该设备是从供电
系统电源，并且它可以被编程时，在电池供电的状态下，作为一个发生
系统唤醒。该
IRQ
/ FT输出也可以被用来作为CPU的看门狗定时器。 CPU活动
监视和一个中断或复位输出，如果没有在检测到正确的活性被激活
编程限制。在DS1558上电复位可用来检测系统掉电或失败
并保持在一个安全的复位状态，直到CPU正常电源恢复和稳定;该
RST
输出用于
对于此功能。
该DS1558还包含自己的电源故障电路，自动保护数据在时钟
和SRAM对超差的V
CCI
通过抑制条件
CE
输入时，在V
CC
供应
进入超差的情况。当V
CCI
变为低于V的电平
BAT
中，外部电池是
接通将能量提供给所述时钟和外部SRAM 。这个特征提供了高度的
低V不可预知的系统运行过程中的数据安全带来的
CC
的水平。
4 18
DS1558
图1.框图
注意：
任何未使用的高位地址引脚都必须连接到V
CC
妥善解决了RTC 。
表1.操作模式
V
CC
V
CC
＆ GT ; V
PF
V
SO
＆ LT ; V
CC
＆ LT ; V
PF
V
CC
＆ LT ; V
SO
＆ LT ; V
PF
CE
OE
WE
V
IH
V
IL
V
IL
V
IL
X
X
X
X
V
IL
V
IH
X
X
X
V
IL
V
IH
V
IH
X
X
DQ0–DQ7
高-Z
D
IN
D
OUT
高-Z
高-Z
高-Z
模式
DESELECT
写
读
读
DESELECT
数据保留
动力
待机
活跃
活跃
活跃
CMOS待机
电池电流
数据读时
的DS1558是在读模式下，每当
CE
低并且
WE
高。该器件的架构允许
纹波通过获得任何有效的地址位置。有效的数据可在内部吨DQ管脚
AA
后
的最后一个地址输入是稳定的，其前提是
CE
和
OE
存取时间是满意的。如果
CE
or
OE
ACCESS
时间得不到满足，可获得有效数据在芯片使能访问后者（叔
CEA
），或者在输出使能
访问时间（吨
OEA
） 。的数据输入/输出管脚的状态（DQ）是由控制
CE
和
OE
。如果
输出吨前被激活
AA
中，数据线被驱动到一个中间状态，直到吨
AA
。如果该地址
输入而改变
CE
和
OE
仍然有效，输出数据仍然有效输出数据保持时间
(t
OH
） ，但随后变为不定，直到下一个地址的访问。
5 18
DS1558
看门狗时钟，带有NV RAM控制器
www.maxim-ic.com
特点
§
§
§
§
§
§
§
§
§
§
集成的实时时钟（RTC） ，电源失效
控制电路和非易失RAM控制器
时钟寄存器相同的访问到
静态RAM ;这些寄存器是常驻在
16顶RAM单元
世纪寄存器
10年以上的计时和数据
滞留在断电的情况下小
钮扣锂电池（ S）和低漏电SRAM
精确的上电复位
可编程看门狗定时器和RTC
报警
BCD编码的年，月，日，星期，时，
分，并具有自动leap-秒
年补偿，有效期至2100年
电池电压指示标志
电源失效写保护允许
±10%
V
CC
电源容差
美国保险商实验室（ UL）的认可
引脚配置
顶视图
GND
X1
X2
GND
A17
北卡罗来纳州
VCC
北卡罗来纳州
VCCO
NC
RST
VBAT
2
1
2
3
4
5
6
7
8
9
10
11
12
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
包装尺寸信息：
www.maxim-ic.com/DallasPackInfo
引脚说明
A0–A18
DQ0–DQ7
IRQ
/ FT
RST
CE
CER
OE
OER
WE
订购信息
部分
DS1558Y
DS1558W
PIN的
包
48 TQFP
48 TQFP
V
CC
(V)
5
3.3
顶部
标志
DS1558B
DS1558D
V
CC
V
CCO
GND
北卡罗来纳州
X1, X2
V
BAT1
V
BAT2
注意：
该器件的一些修订可能偏离称为勘误表公布的规格。任何器件的多个版本
可能同时获得通过不同的销售渠道。欲了解器件勘误表的信息，请点击这里：
www.maxim-ic.com/errata ..
1 18
北卡罗来纳州
A0
DQ0
DQ1
DQ2
GND
DQ3
DQ4
DQ5
DQ6
DQ7
CER
13
14
15
16
17
18
19
20
21
22
23
24
北卡罗来纳州
A18
A16
A14
A12
A7
A6
A5
A4
A3
A2
A1
DS1558
A15
VBAT1
WE
IRQ / FT
A13
A8
A9
A11
OE
A10
CE
OER
TQFP
- 地址输入
- 数据输入/输出
- 中断，频率试验
输出（漏极开路）
- 上电复位输出
（漏极开路）
- 芯片使能输入
- 芯片使能RAM
- 输出使能输入
- 输出使能RAM
- 写使能
- 电源输入
- V
CC
出到RAM
- 地面
- 无连接
- 水晶连接
- + 3V电池输入
- + 3V电池输入
REV ： 082503
DS1558
典型工作电路
描述
该DS1558是一个全功能的， 2000年兼容（ Y2KC ） ，实时时钟/日历的RTC
报警器，看门狗定时器，上电复位，电池监控和NV SRAM控制器。用户可以访问所有
在DS1558中的寄存器是通过一字节宽的接口，如图1中的RTC
寄存器包含世纪，年，月，日，星期，小时，分钟和秒的24小时BCD数据
格式。更正月份和闰年的天是自动进行的。
在DS1558映射RTC寄存器到SRAM地址空间，不断地监视A0- A18 。
当任何的上16个地址单元被访问时， DS1558抑制
CER
和
OER
对
SRAM和重定向的读取和写入到DS1558中的RTC寄存器。在DS1558可以使用
与SRAM的多达524272地址。较小的SRAM可以使用，条件是未使用的上
在DS1558地址线被连接到V
CC
.
RTC寄存器是双缓冲到内部和外部设置。用户可以直接访问
外部设定。时钟/日历更新到外部组寄存器可以被禁用和启用以允许
用户访问静态数据。假设内部振荡器被打开时，内部寄存器的设置是
不断更新;发生这种情况时，无论外部寄存器的设置，以保证精确的RTC
信息总是保持。
在DS1558已经中断（
IRQ
/ FT ）和复位（
RST
），其可被用于控制CPU的活动输出。
该
IRQ
/ FT中断输出可以用来产生一个外部中断当RTC寄存器值
匹配用户设定的报警值。中断始终可用，而该设备是从供电
系统电源，并且它可以被编程时，在电池供电的状态下，作为一个发生
系统唤醒。该
IRQ
/ FT输出也可以被用来作为CPU的看门狗定时器。 CPU活动
监视和一个中断或复位输出，如果没有在检测到正确的活性被激活
2 18
DS1558
编程限制。在DS1558上电复位可用来检测系统掉电或失败
并保持在一个安全的复位状态，直到CPU正常电源恢复和稳定;该
RST
输出用于
对于此功能。
该DS1558还包含自己的电源故障电路，自动保护数据在时钟
和SRAM对超差的V
CCI
通过抑制条件
CE
输入时，在V
CC
供应
进入超差的情况。当V
CCI
变为低于V的电平
BAT
中，外部电池是
接通将能量提供给所述时钟和外部SRAM 。这个特征提供了高度的
低V不可预知的系统运行过程中的数据安全带来的
CC
的水平。
图1.框图
注意：
任何未使用的高位地址引脚都必须连接到V
CC
妥善解决了RTC 。
信号说明
A0–A18
- 地址输入的地址译码。在DS1558使用地址输入，以确定是否
或者不进行读或写周期，可向所连接的SRAM或向RTC寄存器。
DQ0–DQ7
- 数据输入/输出引脚为RTC寄存器。
IRQ
/ FT
- 此引脚用于输出报警中断或频率测试信号。它是漏极开路，
需要一个外部上拉电阻。
RST
- 此引脚用于通知V输出
CC
超出公差。上电时，
RST
保持低电平
一段时间，以使系统达到稳定。 RTC和SRAM无法访问，而
RST
is
活跃的。该引脚为开漏输出，需要一个外部上拉电阻。
CE
- 芯片使能输入端，用于访问RTC和外部SRAM 。
3 18
DS1558
- 芯片使能RAM输出。
CE
通过对传递
CER
与一个附加的传播延迟。当
在A0 - A18的信号相匹配的RTC地址，
CER
保持高电平，禁止SRAM 。如果
OE
也低，
在DQ0 - DQ7 RTC的输出数据。
CER
OE
- 输出使能输入，用于访问RTC和外部SRAM 。
- 输出使能RAM的输出。
OE
通过对传递
OER
与一个附加的传播延迟。
当A0 - A18的信号相匹配的RTC地址，
CER
保持高电平，禁止SRAM 。如果
CE
is
还低，就DQ0 - DQ7的RTC的输出数据。
OER
WE
- 写使能输入端，用于将数据写入到RTC寄存器。
V
CC
， GND
- 直流电源提供给该设备上，这些引脚。 V
CC
是+ 5V输入。当5V （或3.3V
为3.3V规格）在正常范围内的应用，该装置是完全可访问和可写入数据
和阅读。读出并当一个3V电池被连接到设备和V写操作被禁止
CC
为V
TP
.
然而，计时功能继续不受输入电压更低。由于V
CC
瀑布下方
V
BAT
中，RAM和RTC被切换到外部电源（额定3.0V直流）在V
BAT
.
V
CCO
– V
CC
输出到RAM中。而V
CC
高于V
BAT
中，外部SRAM由V供电
CC
。当
V
CC
下面是电池水平， SRAM是由V的一个动力
BAT
输入。
北卡罗来纳州
- 无内部连接。
X1, X2
- 一个标准的32.768kHz石英晶体的连接。内部振荡器电路是
设计用于与具有指定负载电容晶体（C
L
）为6.0pF的。欲了解更多
关于水晶的选择和晶体布局注意事项的信息，请参阅
应用笔记58
“水晶思考与达拉斯实时时钟。”该DS1558还可以通过一个外部驱动
32.768kHz的振荡器。在这种配置中， X1脚被连接到外部振荡器信号和
X2引脚浮动。
V
BAT1
, V
BAT2
- 电池输入任何标准3V锂电池或其它能源。电池电压
必须在2.5V和3.7V正确操作间举行。 UL认证，以确保对反
充电电流在锂电池中使用时。如果只有一个电池被使用时，它应连接到
V
BAT1
和V
BAT2
应接地。
请参阅“可接受的条件” ，在
http://www.maxim-ic.com/TechSupport/QA/ntrl.htm 。
4 18
DS1558
表1.操作模式
V
CC
V
CC
＆ GT ; V
PF
V
SO
＆ LT ; V
CC
＆ LT ; V
PF
V
CC
＆ LT ; V
SO
＆ LT ; V
PF
CE
OE
WE
V
IH
V
IL
V
IL
V
IL
X
X
X
X
V
IL
V
IH
X
X
X
V
IL
V
IH
V
IH
X
X
DQ0–DQ7
高-Z
D
IN
D
OUT
高-Z
高-Z
高-Z
模式
DESELECT
写
读
读
DESELECT
数据保留
动力
待机
活跃
活跃
活跃
CMOS待机
电池电流
数据读时
的DS1558是在读模式下，每当
CE
低并且
WE
高。该器件的架构允许
纹波通过获得任何有效的地址位置。有效的数据可在内部吨DQ管脚
AA
后
的最后一个地址输入是稳定的，其前提是
CE
和
OE
存取时间是满意的。如果
CE
or
OE
ACCESS
时间得不到满足，可获得有效数据在芯片使能访问后者（叔
CEA
），或者在输出使能
访问时间（吨
OEA
） 。的数据输入/输出管脚的状态（DQ）是由控制
CE
和
OE
。如果
输出吨前被激活
AA
中，数据线被驱动到一个中间状态，直到吨
AA
。如果该地址
输入而改变
CE
和
OE
仍然有效，输出数据仍然有效输出数据保持时间
(t
OH
） ，但随后变为不定，直到下一个地址的访问。
数据写入模式
在DS1558处于写模式时
WE
和
CE
处于其活性状态。写的是开始
参考后者发生过渡
WE
or
CE
。该地址必须在整个持有有效
该循环。
CE
和
WE
必须返回非活动最少的t
WR
之前的随后启动
读或写周期。数据必须是有效的吨
DS
之前写的结尾，并保持有效吨
DH
之后。在典型应用中，该
OE
信号是在写周期期间高。不过，
OE
可以是有源
只要小心与数据总线，以避免总线冲突。如果
OE
低前
WE
转变为低电平时，数据总线能够成为活性与由地址输入所定义的读数据。低
在过渡
WE
然后禁用输出吨
WEZ
后
WE
变为有效。
数据保持方式
5V器件是完全可访问和可写入数据，并仅当V读
CC
大于V
PF
.
然而，当V
CC
下面是电源故障点V
PF
（点处写保护时） ，在
内部时钟寄存器和SRAM从任何接入受阻。当V
CC
下降到低于电池开关
点V
SO
（电池电源电平）时，器件的功率是从V切换
CC
引脚和备用电池。 RTC
操作与SRAM的数据被从电池直至V保持
CC
返回到额定电平。
3.3V的器件是完全可访问和可写入数据，仅当V读
CC
大于V
PF
.
当V
CC
低于V
PF
，对设备的访问被禁止。如果V
PF
小于V
SO
时，器件的功率是
从V切换
CC
在内部备用锂电池，当V
CC
低于V
PF
。如果V
PF
较大
比V
SO
，设备电源从V切换
CC
在内部备用锂电池，当V
CC
滴剂
低于V
SO
。 RTC的操作与SRAM的数据被从电池直至V保持
CC
返回到
标称水平。
所有的控制，数据和地址信号必须关机当V
CC
断电。
5 18
DS1558
看门狗时钟，带有NV RAM控制器
www.maxim-ic.com
特点
§
§
§
§
§
§
§
§
§
§
集成的实时时钟（RTC） ，电源失效
控制电路和非易失RAM控制器
时钟寄存器相同的访问到
静态RAM ;这些寄存器是常驻在
16顶RAM单元
世纪寄存器
10年以上的计时和数据
滞留在断电的情况下小
钮扣锂电池（ S）和低漏电SRAM
精确的上电复位
可编程看门狗定时器和RTC
报警
BCD编码的年，月，日，星期，时，
分，并具有自动leap-秒
年补偿，有效期至2100年
电池电压指示标志
电源失效写保护允许
±10%
V
CC
电源容差
美国保险商实验室（ UL）的认可
引脚配置
顶视图
GND
X1
X2
GND
A17
北卡罗来纳州
VCC
北卡罗来纳州
VCCO
NC
RST
VBAT
2
1
2
3
4
5
6
7
8
9
10
11
12
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
包装尺寸信息：
www.maxim-ic.com/DallasPackInfo
引脚说明
A0–A18
DQ0–DQ7
IRQ
/ FT
RST
CE
CER
OE
OER
WE
订购信息
部分
DS1558Y
DS1558W
PIN的
包
48 TQFP
48 TQFP
V
CC
(V)
5
3.3
顶部
标志
DS1558B
DS1558D
V
CC
V
CCO
GND
北卡罗来纳州
X1, X2
V
BAT1
V
BAT2
注意：
该器件的一些修订可能偏离称为勘误表公布的规格。任何器件的多个版本
可能同时获得通过不同的销售渠道。欲了解器件勘误表的信息，请点击这里：
www.maxim-ic.com/errata ..
1 18
北卡罗来纳州
A0
DQ0
DQ1
DQ2
GND
DQ3
DQ4
DQ5
DQ6
DQ7
CER
13
14
15
16
17
18
19
20
21
22
23
24
北卡罗来纳州
A18
A16
A14
A12
A7
A6
A5
A4
A3
A2
A1
DS1558
A15
VBAT1
WE
IRQ / FT
A13
A8
A9
A11
OE
A10
CE
OER
TQFP
- 地址输入
- 数据输入/输出
- 中断，频率试验
输出（漏极开路）
- 上电复位输出
（漏极开路）
- 芯片使能输入
- 芯片使能RAM
- 输出使能输入
- 输出使能RAM
- 写使能
- 电源输入
- V
CC
出到RAM
- 地面
- 无连接
- 水晶连接
- + 3V电池输入
- + 3V电池输入
REV ： 082503
DS1558
典型工作电路
描述
该DS1558是一个全功能的， 2000年兼容（ Y2KC ） ，实时时钟/日历的RTC
报警器，看门狗定时器，上电复位，电池监控和NV SRAM控制器。用户可以访问所有
在DS1558中的寄存器是通过一字节宽的接口，如图1中的RTC
寄存器包含世纪，年，月，日，星期，小时，分钟和秒的24小时BCD数据
格式。更正月份和闰年的天是自动进行的。
在DS1558映射RTC寄存器到SRAM地址空间，不断地监视A0- A18 。
当任何的上16个地址单元被访问时， DS1558抑制
CER
和
OER
对
SRAM和重定向的读取和写入到DS1558中的RTC寄存器。在DS1558可以使用
与SRAM的多达524272地址。较小的SRAM可以使用，条件是未使用的上
在DS1558地址线被连接到V
CC
.
RTC寄存器是双缓冲到内部和外部设置。用户可以直接访问
外部设定。时钟/日历更新到外部组寄存器可以被禁用和启用以允许
用户访问静态数据。假设内部振荡器被打开时，内部寄存器的设置是
不断更新;发生这种情况时，无论外部寄存器的设置，以保证精确的RTC
信息总是保持。
在DS1558已经中断（
IRQ
/ FT ）和复位（
RST
），其可被用于控制CPU的活动输出。
该
IRQ
/ FT中断输出可以用来产生一个外部中断当RTC寄存器值
匹配用户设定的报警值。中断始终可用，而该设备是从供电
系统电源，并且它可以被编程时，在电池供电的状态下，作为一个发生
系统唤醒。该
IRQ
/ FT输出也可以被用来作为CPU的看门狗定时器。 CPU活动
监视和一个中断或复位输出，如果没有在检测到正确的活性被激活
2 18
DS1558
编程限制。在DS1558上电复位可用来检测系统掉电或失败
并保持在一个安全的复位状态，直到CPU正常电源恢复和稳定;该
RST
输出用于
对于此功能。
该DS1558还包含自己的电源故障电路，自动保护数据在时钟
和SRAM对超差的V
CCI
通过抑制条件
CE
输入时，在V
CC
供应
进入超差的情况。当V
CCI
变为低于V的电平
BAT
中，外部电池是
接通将能量提供给所述时钟和外部SRAM 。这个特征提供了高度的
低V不可预知的系统运行过程中的数据安全带来的
CC
的水平。
图1.框图
注意：
任何未使用的高位地址引脚都必须连接到V
CC
妥善解决了RTC 。
信号说明
A0–A18
- 地址输入的地址译码。在DS1558使用地址输入，以确定是否
或者不进行读或写周期，可向所连接的SRAM或向RTC寄存器。
DQ0–DQ7
- 数据输入/输出引脚为RTC寄存器。
IRQ
/ FT
- 此引脚用于输出报警中断或频率测试信号。它是漏极开路，
需要一个外部上拉电阻。
RST
- 此引脚用于通知V输出
CC
超出公差。上电时，
RST
保持低电平
一段时间，以使系统达到稳定。 RTC和SRAM无法访问，而
RST
is
活跃的。该引脚为开漏输出，需要一个外部上拉电阻。
CE
- 芯片使能输入端，用于访问RTC和外部SRAM 。
3 18
DS1558
- 芯片使能RAM输出。
CE
通过对传递
CER
与一个附加的传播延迟。当
在A0 - A18的信号相匹配的RTC地址，
CER
保持高电平，禁止SRAM 。如果
OE
也低，
在DQ0 - DQ7 RTC的输出数据。
CER
OE
- 输出使能输入，用于访问RTC和外部SRAM 。
- 输出使能RAM的输出。
OE
通过对传递
OER
与一个附加的传播延迟。
当A0 - A18的信号相匹配的RTC地址，
CER
保持高电平，禁止SRAM 。如果
CE
is
还低，就DQ0 - DQ7的RTC的输出数据。
OER
WE
- 写使能输入端，用于将数据写入到RTC寄存器。
V
CC
， GND
- 直流电源提供给该设备上，这些引脚。 V
CC
是+ 5V输入。当5V （或3.3V
为3.3V规格）在正常范围内的应用，该装置是完全可访问和可写入数据
和阅读。读出并当一个3V电池被连接到设备和V写操作被禁止
CC
为V
TP
.
然而，计时功能继续不受输入电压更低。由于V
CC
瀑布下方
V
BAT
中，RAM和RTC被切换到外部电源（额定3.0V直流）在V
BAT
.
V
CCO
– V
CC
输出到RAM中。而V
CC
高于V
BAT
中，外部SRAM由V供电
CC
。当
V
CC
下面是电池水平， SRAM是由V的一个动力
BAT
输入。
北卡罗来纳州
- 无内部连接。
X1, X2
- 一个标准的32.768kHz石英晶体的连接。内部振荡器电路是
设计用于与具有指定负载电容晶体（C
L
）为6.0pF的。欲了解更多
关于水晶的选择和晶体布局注意事项的信息，请参阅
应用笔记58
“水晶思考与达拉斯实时时钟。”该DS1558还可以通过一个外部驱动
32.768kHz的振荡器。在这种配置中， X1脚被连接到外部振荡器信号和
X2引脚浮动。
V
BAT1
, V
BAT2
- 电池输入任何标准3V锂电池或其它能源。电池电压
必须在2.5V和3.7V正确操作间举行。 UL认证，以确保对反
充电电流在锂电池中使用时。如果只有一个电池被使用时，它应连接到
V
BAT1
和V
BAT2
应接地。
请参阅“可接受的条件” ，在
http://www.maxim-ic.com/TechSupport/QA/ntrl.htm 。
4 18
DS1558
表1.操作模式
V
CC
V
CC
＆ GT ; V
PF
V
SO
＆ LT ; V
CC
＆ LT ; V
PF
V
CC
＆ LT ; V
SO
＆ LT ; V
PF
CE
OE
WE
V
IH
V
IL
V
IL
V
IL
X
X
X
X
V
IL
V
IH
X
X
X
V
IL
V
IH
V
IH
X
X
DQ0–DQ7
高-Z
D
IN
D
OUT
高-Z
高-Z
高-Z
模式
DESELECT
写
读
读
DESELECT
数据保留
动力
待机
活跃
活跃
活跃
CMOS待机
电池电流
数据读时
的DS1558是在读模式下，每当
CE
低并且
WE
高。该器件的架构允许
纹波通过获得任何有效的地址位置。有效的数据可在内部吨DQ管脚
AA
后
的最后一个地址输入是稳定的，其前提是
CE
和
OE
存取时间是满意的。如果
CE
or
OE
ACCESS
时间得不到满足，可获得有效数据在芯片使能访问后者（叔
CEA
），或者在输出使能
访问时间（吨
OEA
） 。的数据输入/输出管脚的状态（DQ）是由控制
CE
和
OE
。如果
输出吨前被激活
AA
中，数据线被驱动到一个中间状态，直到吨
AA
。如果该地址
输入而改变
CE
和
OE
仍然有效，输出数据仍然有效输出数据保持时间
(t
OH
） ，但随后变为不定，直到下一个地址的访问。
数据写入模式
在DS1558处于写模式时
WE
和
CE
处于其活性状态。写的是开始
参考后者发生过渡
WE
or
CE
。该地址必须在整个持有有效
该循环。
CE
和
WE
必须返回非活动最少的t
WR
之前的随后启动
读或写周期。数据必须是有效的吨
DS
之前写的结尾，并保持有效吨
DH
之后。在典型应用中，该
OE
信号是在写周期期间高。不过，
OE
可以是有源
只要小心与数据总线，以避免总线冲突。如果
OE
低前
WE
转变为低电平时，数据总线能够成为活性与由地址输入所定义的读数据。低
在过渡
WE
然后禁用输出吨
WEZ
后
WE
变为有效。
数据保持方式
5V器件是完全可访问和可写入数据，并仅当V读
CC
大于V
PF
.
然而，当V
CC
下面是电源故障点V
PF
（点处写保护时） ，在
内部时钟寄存器和SRAM从任何接入受阻。当V
CC
下降到低于电池开关
点V
SO
（电池电源电平）时，器件的功率是从V切换
CC
引脚和备用电池。 RTC
操作与SRAM的数据被从电池直至V保持
CC
返回到额定电平。
3.3V的器件是完全可访问和可写入数据，仅当V读
CC
大于V
PF
.
当V
CC
低于V
PF
，对设备的访问被禁止。如果V
PF
小于V
SO
时，器件的功率是
从V切换
CC
在内部备用锂电池，当V
CC
低于V
PF
。如果V
PF
较大
比V
SO
，设备电源从V切换
CC
在内部备用锂电池，当V
CC
滴剂
低于V
SO
。 RTC的操作与SRAM的数据被从电池直至V保持
CC
返回到
标称水平。
所有的控制，数据和地址信号必须关机当V
CC
断电。
5 18
QQ：2880707522 复制
