【DS14285/DS14287实时时钟，带有NV RAM控制控制www.maxim-ic.com特点】,IC型号DS14285QN ,DS14285QN PDF资料,DS14285QN 经销商,ic,电子元器件-51电子网

DS14285/DS14287

实时时钟，带有NV RAM

控制控制

www.maxim-ic.com

特点

直接替代IBM AT

计算机时钟/日历

与功能兼容

DS1285/DS1287

作为芯片（ DS14285 ， DS14285S ，或

DS14285Q ）或独立模块

内置锂电池，晶体

(DS14287)

自动备份电源和写

保护，使外部SRAM

非易失性

计数秒，分，小时，天，

一周的星期，日期，月份和年份

带有闰年补偿，有效期

至2100年

时间二进制或BCD表示，

日历和闹钟

12或24小时时钟的AM和PM的

12小时模式

夏令时选项

复用总线引脚效率

接口与软件128 RAM

地点

14字节的时钟和控制寄存器

114字节通用RAM

可编程方波输出

信号

总线兼容的中断信号（ IRQ ）

三个中断分别是软件 -

屏蔽和可测试

时间的日报警一次/第二至

一次/天

定期利率从122μs至500ms的

的时钟更新周期结束

可选的工业温度级版本

可用： DS14285 DIP ， SO和PLCC

销刀豆网络gurations

顶视图

CCO

AD0

AD1

AD2

AD3

AD4

AD5

AD6

AD7

GND

SQW

首席执行官

CEI

BAT

IRQ

RESET

GND

读/写

DIP / SO

MOT

VCCO

VCC

SQW

CE0

AD0

AD1

AD2

AD3

AD4

AD5

北卡罗来纳州

13 14

DS14285

CEI

BAT

IRQ

RESET

GND

读/写

AD6

北卡罗来纳州

AD7

GND

北卡罗来纳州

PLCC

CCO

北卡罗来纳州

AD0

AD1

AD2

AD3

AD4

AD5

AD6

AD7

GND

DS14287

SQW

首席执行官

CEI

北卡罗来纳州

IRQ

RESET

北卡罗来纳州

读/写

密封封装

1 26

REV ： 112105

DS14285/DS14287

订购信息

部分

DS14285

DS14285+

DS14285N

DS14285N+

DS14285Q

DS14285Q+

DS14285QN

DS14285QN+

DS14285S

DS14285S+

DS14285SN

DS14285SN+

DS14285SN/T&R

DS14285SN+T&R

DS14285S/T&R

DS14285S+T&R

DS14287

DS14287+

温度范围

0 ° C至+ 70°C

-40 ° C至+ 85°C

0 ° C至+ 70°C

-40 ° C至+ 85°C

0 ° C至+ 70°C

-40 ° C至+ 85°C

0 ° C至+ 70°C

电压（V）的

5.0

PIN- PACKAGE

24 DIP （ 0.600 “ ）

28 PLCC

24 SO （ 0.300 “ ）

24 SO （ 0.300 “ ） /带卷&

24 EDIP （ 0.740 “ ）

顶标*

DS14285

DS14285N

DS14285Q

DS14285QN

DS14285S

DS14285SN

DS14285S

DS14287

表示无铅/符合RoHS标准的器件。

A“ +”的顶标随时随地表示无铅/符合RoHS标准的器件。一个“N”是指工业温度级器件。

引脚说明

AD0-AD7

MOT

RESET

IRQ

SQW

GND

CCO

CEI

首席执行官

X1, X2

BAT

- 复用的地址/数据总线

- 无连接

- 总线类型选择（ DS14285Q只）

- 片选

- 地址选通

- 读/写输入

- 数据选通

- 复位输入

- 中断请求输出

- 方波输出

- + 5V电源

- 地面

- 内存电源输出

- 内存芯片启用

- 内存芯片使能输出

- 32.768 kHz晶振的连接

- + 3V电池输入

2 26

DS14285/DS14287

详细说明

该DS14285 / DS14287实时时钟与NVRAM控制提供了业界标准的DS1287

时钟功能以提供非易失性控制一个外部的SRAM的附加特征。

功能包括时间的日非易失时钟，闹钟， 100年的日历，可编程中断，

方波发生器，以及114字节的非易失性静态RAM。对于DS14287锂能源

源，石英晶体，和写保护电路包含一个24针的双列直插式封装内。

该DS14285需要一个外部石英晶体连接到X1和X2引脚和外部

连接至V能量源

BAT

引脚。一个标准的32.768 kHz的石英晶体，可直接连接

通过引脚1和引脚2（ X1，X2）的DS14285 。在选用晶体应该有一个指定的负载

电容（C

） 6 pF左右。关于水晶的选择和水晶布局的考虑更多信息，

请参考应用笔记58 ， “水晶思考与达拉斯实时时钟。 ”

该DS14285 / DS14287使用其备份电源和电池备份控制器，使标准

CMOS静态RAM非易失性在电源故障情况。在电源故障时， DS14285 / DS14287

自动写保护，外部SRAM ，并提供了一个V

从其内部输出源

电池。

为DS14287内部锂电池是从时钟和存储器时，电隔离

从工厂运出。 V的第一个应用程序后，这种隔离被删除

CC,

使锂

细胞，以提供数据保留到时钟，内部RAM ，V

CCO

和

首席执行官

在随后的断电。

必须注意在此之后隔离已经被打破，以避免无意中排出的锂电池

通过V

CCO

和

首席执行官

销。

手术

图1中的方框图显示了与的主要内部功能的引脚连接

DS14285 / DS14287 。以下段落描述了每个引脚的功能。

信号说明

GND ，V

- 直流电源提供给该设备上，这些引脚。 V

是+5伏的输入。

SQW （方波输出）

- 在SQW引脚可以输出由15提供13个抽头一个信号

实时时钟的内部分隔阶段。 SQW引脚的频率可以通过改变

编程寄存器A如表1所示的SQW信号可以打开和关闭使用SQWE开启

在寄存器B的SQW信号位不可用时， V

小于4.25伏的典型。

AD0 - AD7 （复用双向地址/数据总线）

- 复用总线节约引脚，因为

地址信息和数据信息的时间共享相同的信号路径。地址是本

总线周期，并且在同一引脚和信号路径的第一部分期间在第二用于数据

循环的一部分。地址/数据复用不慢的DS14285 / DS14287的访问时间

因为从地址总线更改数据在内部RAM的存取时间发生。地址必须是

前有效的AS / ALE的下降沿，在该时间的DS14285 / DS14287从锁存地址

AD0至AD6 。有效的写数据必须存在，并且在DS的后面部分保持稳定或

脉冲。在一个读周期中的DS的后一部分的DS14285 / DS14287输出8位数据或

脉冲。读周期被终止，并且在总线返回到一个高阻抗状态为DS转换

低摩托罗拉定时或视情况

转变为高的英特尔定时的情况。

3 26

DS14285/DS14287

MOT （模式选择） -

在MOT引脚提供了灵活性之间的总线类型来进行选择。当

连接到V

摩托罗拉总线时序被选择。当连接到GND或向左断开，英特尔

总线时序被选择。该引脚有大约20千欧的内部上拉下拉电阻。该引脚

在DS14285Q而已。

AS （地址选通输入） -

正打算地址选通脉冲用来解复用总线。该

下降的为边沿/ ALE使地址要在DS14285 / DS14287内部锁存。

DS （数据选通或读输入） -

对于DS14285Q的DS /

销具有两种操作模式

根据MOT引脚的电平。当MOT引脚连接到V

， Motorola总线时序

选择。在这种模式下的DS是在总线周期的后部分上的正脉冲，称为数据

频闪。在读周期期间， DS表示该DS14285Q是驱动双向总线的时间。在

写周期的DS的后沿使DS14285Q锁存写入数据。当MOT引脚

连接到GND，英特尔总线时序被选择。在这种模式下， DS端子被称为读取（

标识

当DS14285Q驱动总线与读出的数据的时间段。该

信号是相同的定义

作为输出使能（

）信号上的一个典型的存储器。

该DS14285 ， DS14285S和DS14287没有MOT引脚，因此在英特尔总线只能操作

定时模式。

（读/写输入） -

中的R /

销还具有两种操作模式。当MOT引脚

连接到V

摩托罗拉时机，R /

是在一定的水平，指示当前周期是否为

读取或写入。读周期表示有高度的R /

而DS高。写周期

表明，当R /

低DS中。

当MOT引脚连接到GND为英特尔计时， R /

信号是一个低电平有效信号称为

。在这种模式中的R /

针具有相同的含义，写使能信号（

）对通用

的RAM 。

（片选输入） -

片选信号必须被置位为低的总线周期中的

要访问DS14285 / DS14287 。

在DS摩托罗拉时机必须保持在激活状态

而在

和

英特尔时机。总线周期而发生不主张

将锁存

地址，但不会发生访问。当V

低于4.25伏，内部的DS14285 / DS14287

通过内部禁用禁止访问周期

输入。这个动作可以保护了实时时钟

在停电时的数据和RAM数据。

（中断请求输出） -

该

IRQ

脚是DS14285 / DS14287的低电平有效输出

可以用作中断输入给处理器。该

IRQ

只要输出保持低电平的状态位

造成中断是当前和相应的中断使能位被置位。要清除

IRQ

该引脚

处理器程序正常读取C寄存器。该

RESET

脚也清除挂起的中断。

IRQ

当没有中断条件都存在时，

IRQ

电平是在高阻抗状态。多种

断路装置可以连接到一个

IRQ

总线。该

IRQ

公交车是一个开漏输出，需要一个

外部上拉电阻。

4 26

DS14285/DS14287

（复位输入） -

该

RESET

引脚上的时钟，日历或RAM没有影响。上电时

RESET

销可以以允许所述电源供应稳定保持在低电平的时间。的时间量

那

RESET

保持低电平是依赖于应用。但是，如果

RESET

用于在上电时，该

时间

RESET

是低应该超过200毫秒，以确保内部定时器，用于控制

上电DS14285 / DS14287已超时。当

RESET

是低和V

高于4.25伏，则

出现以下情况：

RESET

周期性的中断使能（ PEI ）位清0 。

报警中断使能（ AIE ）位清0 。

更新结束中断标志（ UF）位清0 。

中断请求状态标志（ IRQF ）位清0 。

周期性的中断标志（ PF ）位清0 。

该设备是不可访问的，直到

RESET

返回高。

报警中断标志（ AF）位清0 。

IRQ

引脚处于高阻抗状态。

一，方波输出使能（

SQWE

）位清0 。

J.更新结束中断使能（ UIE）被清0 。

首席执行官

驱动为高电平。

在一个典型的应用

RESET

可以连接到V

。此连接将允许DS14287进去

和没电，而不会影响任何控制寄存器失败。

（外部RAM芯片使能输入，低电平有效）

CEI

应驱动为低电平，使外部

内存。

CEI

在内部上拉了一个50kΩ的电阻。

CEI

首席执行官

（外部RAM芯片使能输出，低电平有效）

- 当V

大于4.25伏（典型值），

首席执行官

反映

CEI

所提供的

RESET

处于逻辑高。当V

小于4.25伏（典型值），

首席执行官

将被强制为无效电平，无论

CEI

CCO

（外部RAM电源输出）

- V

CCO

提供Ⅴ的更高

或V

BAT

通过

内部开关电源的外部RAM 。

DS14285只有

X1, X2

- 一个标准的32.768 kHz石英晶体连接。内部振荡器电路是

操作设计具有6 pF的的指定负载电容（ CL）的晶体。该晶体是

直接连接到X1和X2引脚。没有必要对外部电容器或电阻器。注： X1

和X2是非常高阻抗节点。我们建议他们和晶体被看守墙头

地面和该高频信号被保持远离晶体区域。有关详细信息，

选择水晶和水晶布局的考虑，详情请咨询应用笔记58 ， “水晶

注意事项与达拉斯实时时钟。 “

BAT

- 电池输入任何标准的3伏锂电池或其它能源。参见上电/下

在选择外部能量源的大小为考虑部

5 26

DS14285/DS14287

实时时钟，带有非易失RAM控制器

www.dalsemi.com

特点

直接替代IBM AT计算机

时钟/日历

与功能兼容

DS1285/DS1287

作为芯片（ DS14285 ， DS14285S ，或

DS14285Q ）或独立模块

内置锂电池，晶体

(DS14287)

自动备份电源和写

保护，使外部SRAM

非易失性

计数秒，分，小时，天，天

星期，日期，月份和年份与飞跃

年补偿，有效期至2100年

时间二进制或BCD表示，

日历和闹钟

12或24小时时钟的AM和PM的

12小时模式

日光节约时间的选择

复用总线引脚效率

接口与软件128 RAM

地点

- 14字节的时钟和控制寄存器

- 114字节的通用RAM

可编程方波输出信号

总线兼容的中断信号（

IRQ

)

三个中断分别是软件 -

屏蔽和可测试

- 时间的日报警次/秒

一次/天

- 定期利率从122

500毫秒

- 时钟更新周期结束

可选的工业温度级版本

可DS14285 DIP ，SOIC和PLCC

引脚分配

CCO

AD0

AD1

AD2

AD3

AD4

AD5

AD6

AD7

GND

SQW

首席执行官

CEI

BAT

IRQ

RESET

GND

读/写

DS14285 24引脚DIP

DS14285S 24引脚SOIC

MOT

VCCO

VCC

SQW

CE0

13 14

AD0

AD1

AD2

AD3

AD4

AD5

CEI

BAT

IRQ

RESET

GND

读/写

DS14285Q 28引脚PLCC

AD6

AD7

GND

CCO

AD0

AD1

AD2

AD3

AD4

AD5

AD6

AD7

GND

SQW

首席执行官

CEI

IRQ

RESET

读/写

DS14287 24引脚

密封封装

1 25

080400

DS14285/DS14287

订购信息

DS14285

DS14285N

DS14285S

DS14285SN

DS14285Q

DS14285QN

DS14287

RTC芯片; 24引脚DIP

RTC芯片; 24引脚DIP ;工业温度范围

RTC芯片; 24引脚SOIC

RTC芯片; 24引脚SOIC ;工业温度范围

RTC芯片; 28引脚PLCC

RTC芯片; 28引脚PLCC ;工业温度范围

RTC模块; 24引脚DIP

引脚说明

AD0-AD7

MOT

RESET

IRQ

SQW

GND

CCO

CEI

首席执行官

X1, X2

BAT

- 复用的地址/数据总线

- 无连接

- 总线类型选择（ DS14285Q只）

- 片选

- 地址选通

- 读/写输入

- 数据选通

- 复位输入

- 中断请求输出

- 方波输出

- + 5V电源

- 地面

- 内存电源输出

- 内存芯片启用

- 内存芯片使能输出

- 32.768 kHz晶振的连接

- + 3V电池输入

描述

该DS14285 / DS14287实时时钟与NVRAM控制提供了业界标准的DS1287

时钟功能以提供非易失性控制一个外部的SRAM的附加特征。

功能包括时间的日非易失时钟，闹钟， 100年的日历，可编程中断，

方波发生器，以及114字节的非易失性静态RAM。对于DS14287锂能源

源，石英晶体，和写保护电路包含一个24针的双列直插式封装内。

该DS14285需要一个外部石英晶体连接到X1和X2引脚和外部

连接至V能量源

BAT

引脚。一个标准的32.768 kHz的石英晶体，可直接连接

通过引脚1和引脚2（ X1，X2）的DS14285 。在选用晶体应该有一个指定的负载

电容（C

） 6 pF左右。关于水晶的选择和水晶布局的考虑更多信息，

请参考应用笔记58 ， “水晶思考与达拉斯实时时钟。 ”

该DS14285 / DS14287使用其备份电源和电池备份控制器，使标准

CMOS静态RAM非易失性在电源故障情况。在电源故障时， DS14285 / DS14287

自动写保护，外部SRAM ，并提供了一个V

从其内部输出源

电池。

2 25

DS14285/DS14287

为DS14287内部锂电池是从时钟和存储器时，电隔离

从工厂运出。 V的第一个应用程序后，这种隔离被删除

CC,

使锂

细胞，以提供数据保留到时钟，内部RAM ，V

CCO

和

首席执行官

在随后的断电。

必须注意在此之后隔离已经被打破，以避免无意中排出的锂电池

通过V

CCO

和

首席执行官

销。

手术

图1中的方框图显示了与的主要内部功能的引脚连接

DS14285 / DS14287 。以下段落描述了每个引脚的功能。

信号说明

GND ，V

- 直流电源提供给该设备上，这些引脚。 V

是+5伏的输入。

SQW （方波输出）

- 在SQW引脚可以输出由15提供13个抽头一个信号

实时时钟的内部分隔阶段。 SQW引脚的频率可以通过改变

编程寄存器A如表1所示的SQW信号可以打开和关闭使用SQWE开启

在寄存器B的SQW信号位不可用时， V

小于4.25伏的典型。

AD0 - AD7 （复用双向地址/数据总线）

- 复用总线节约引脚，因为

地址信息和数据信息的时间共享相同的信号路径。地址是本

总线周期，并且在同一引脚和信号路径的第一部分期间在第二用于数据

循环的一部分。地址/数据复用不慢的DS14285 / DS14287的访问时间

因为从地址总线更改数据在内部RAM的存取时间发生。地址必须是

前有效的AS / ALE的下降沿，在该时间的DS14285 / DS14287从锁存地址

AD0至AD6 。有效的写数据必须存在，并且在DS的后面部分保持稳定或

脉冲。在一个读周期中的DS的后一部分的DS14285 / DS14287输出8位数据或

脉冲。读周期被终止，并且在总线返回到一个高阻抗状态为DS转换

低摩托罗拉定时或视情况

转变为高的英特尔定时的情况。

MOT （模式选择） -

在MOT引脚提供了灵活性之间的总线类型来进行选择。当

连接到V

摩托罗拉总线时序被选择。当连接到GND或向左断开，英特尔

总线时序被选择。该引脚有大约20千欧的内部上拉下拉电阻。该引脚

在DS14285Q而已。

AS （地址选通输入） -

正打算地址选通脉冲用来解复用总线。该

下降的为边沿/ ALE使地址要在DS14285 / DS14287内部锁存。

DS （数据选通或读输入） -

对于DS14285Q的DS /

销具有两种操作模式

根据MOT引脚的电平。当MOT引脚连接到V

， Motorola总线时序

选择。在这种模式下的DS是在总线周期的后部分上的正脉冲，称为数据

频闪。在读周期期间， DS表示该DS14285Q是驱动双向总线的时间。在

写周期的DS的后沿使DS14285Q锁存写入数据。当MOT引脚

连接到GND，英特尔总线时序被选择。在这种模式下， DS端子被称为读取（

标识

当DS14285Q驱动总线与读出的数据的时间段。该

信号是相同的定义

作为输出使能（

）信号上的一个典型的存储器。

该DS14285 ， DS14285S和DS14287没有MOT引脚，因此在英特尔总线只能操作

定时模式。

3 25

DS14285/DS14287

（读/写输入） -

中的R /

销还具有两种操作模式。当MOT引脚

连接到V

摩托罗拉时机，R /

是在一定的水平，指示当前周期是否为

读取或写入。读周期表示有高度的R /

而DS高。写周期

表明，当R /

低DS中。

当MOT引脚连接到GND为英特尔计时， R /

信号是一个低电平有效信号称为

。在这种模式中的R /

针具有相同的含义，写使能信号（

）对通用

的RAM 。

（片选输入） -

片选信号必须被置位为低的总线周期中的

要访问DS14285 / DS14287 。

在DS摩托罗拉时机必须保持在激活状态

而在

和

英特尔时机。总线周期而发生不主张

将锁存

地址，但不会发生访问。当V

低于4.25伏，内部的DS14285 / DS14287

通过内部禁用禁止访问周期

输入。这个动作可以保护了实时时钟

在停电时的数据和RAM数据。

（中断请求输出） -

该

IRQ

脚是DS14285 / DS14287的低电平有效输出

可以用作中断输入给处理器。该

IRQ

只要输出保持低电平的状态位

造成中断是当前和相应的中断使能位被置位。要清除

IRQ

该引脚

处理器程序正常读取C寄存器。该

RESET

脚也清除挂起的中断。

IRQ

当没有中断条件都存在时，

IRQ

电平是在高阻抗状态。多种

断路装置可以连接到一个

IRQ

总线。该

IRQ

公交车是一个开漏输出，需要一个

外部上拉电阻。

（复位输入） -

该

RESET

引脚上的时钟，日历或RAM没有影响。上电时

RESET

销可以以允许所述电源供应稳定保持在低电平的时间。的时间量

那

RESET

保持低电平是依赖于应用。但是，如果

RESET

用于在上电时，该

时间

RESET

是低应该超过200毫秒，以确保内部定时器，用于控制

上电DS14285 / DS14287已超时。当

RESET

是低和V

高于4.25伏，则

出现以下情况：

RESET

周期性的中断使能（ PEI ）位清0 。

报警中断使能（ AIE ）位清0 。

更新结束中断标志（ UF）位清0 。

中断请求状态标志（ IRQF ）位清0 。

周期性的中断标志（ PF ）位清0 。

该设备是不可访问的，直到

RESET

返回高。

报警中断标志（ AF）位清0 。

IRQ

引脚处于高阻抗状态。

方波输出使能（

SQWE

）位清0 。

更新结束中断使能（ UIE）被清0 。

首席执行官

驱动为高电平。

4 25

DS14285/DS14287

在一个典型的应用

RESET

可以连接到V

。此连接将允许DS14287进去

和没电，而不会影响任何控制寄存器失败。

（外部RAM芯片使能输入，低电平有效）

CEI

应驱动为低电平，使外部

内存。

CEI

在内部上拉了一个50kΩ的电阻。

CEI

首席执行官

（外部RAM芯片使能输出，低电平有效）

- 当V

大于4.25伏（典型值），

首席执行官

反映

CEI

所提供的

RESET

处于逻辑高。当V

小于4.25伏（典型值），

首席执行官

将被强制为无效电平，无论

CEI

CCO

（外部RAM电源输出）

- V

CCO

提供Ⅴ的更高

或V

BAT

通过

内部开关电源的外部RAM 。

DS14285只有

X1, X2

- 一个标准的32.768 kHz石英晶体连接。内部振荡器电路是

操作设计具有6 pF的的指定负载电容（ CL）的晶体。该晶体是

直接连接到X1和X2引脚。没有必要对外部电容器或电阻器。注： X1

和X2是非常高阻抗节点。我们建议他们和晶体被看守墙头

地面和该高频信号被保持远离晶体区域。有关详细信息，

选择水晶和水晶布局的考虑，详情请咨询应用笔记58 ， “水晶

注意事项与达拉斯实时时钟。 “

BAT

- 电池输入任何标准的3伏锂电池或其它能源。参见上电/下

在选择外部能量源的大小为考虑部

电池应该直接连接至V

BAT

引脚。二极管不能放在串联在

电池VBAT引脚。此外，一个二极管是没有必要的，因为反向充电电流

保护电路被设置在器件内部，并已通过美国保险商的要求

实验室UL认证。

5 25

DS14285/DS14287

实时时钟，带有非易失RAM控制器

www.dalsemi.com

特点

直接替代IBM AT计算机

时钟/日历

与功能兼容

DS1285/DS1287

作为芯片（ DS14285 ， DS14285S ，或

DS14285Q ）或独立模块

内置锂电池，晶体

(DS14287)

自动备份电源和写

保护，使外部SRAM

非易失性

计数秒，分，小时，天，天

星期，日期，月份和年份与飞跃

年补偿，有效期至2100年

时间二进制或BCD表示，

日历和闹钟

12或24小时时钟的AM和PM的

12小时模式

日光节约时间的选择

复用总线引脚效率

接口与软件128 RAM

地点

- 14字节的时钟和控制寄存器

- 114字节的通用RAM

可编程方波输出信号

总线兼容的中断信号（

IRQ

)

三个中断分别是软件 -

屏蔽和可测试

- 时间的日报警次/秒

一次/天

- 定期利率从122

500毫秒

- 时钟更新周期结束

可选的工业温度级版本

可DS14285 DIP ，SOIC和PLCC

引脚分配

CCO

AD0

AD1

AD2

AD3

AD4

AD5

AD6

AD7

GND

SQW

首席执行官

CEI

BAT

IRQ

RESET

GND

读/写

DS14285 24引脚DIP

DS14285S 24引脚SOIC

MOT

VCCO

VCC

SQW

CE0

13 14

AD0

AD1

AD2

AD3

AD4

AD5

CEI

BAT

IRQ

RESET

GND

读/写

DS14285Q 28引脚PLCC

AD6

AD7

GND

CCO

AD0

AD1

AD2

AD3

AD4

AD5

AD6

AD7

GND

SQW

首席执行官

CEI

IRQ

RESET

读/写

DS14287 24引脚

密封封装

1 25

080400

DS14285/DS14287

订购信息

DS14285

DS14285N

DS14285S

DS14285SN

DS14285Q

DS14285QN

DS14287

RTC芯片; 24引脚DIP

RTC芯片; 24引脚DIP ;工业温度范围

RTC芯片; 24引脚SOIC

RTC芯片; 24引脚SOIC ;工业温度范围

RTC芯片; 28引脚PLCC

RTC芯片; 28引脚PLCC ;工业温度范围

RTC模块; 24引脚DIP

引脚说明

AD0-AD7

MOT

RESET

IRQ

SQW

GND

CCO

CEI

首席执行官

X1, X2

BAT

- 复用的地址/数据总线

- 无连接

- 总线类型选择（ DS14285Q只）

- 片选

- 地址选通

- 读/写输入

- 数据选通

- 复位输入

- 中断请求输出

- 方波输出

- + 5V电源

- 地面

- 内存电源输出

- 内存芯片启用

- 内存芯片使能输出

- 32.768 kHz晶振的连接

- + 3V电池输入

描述

该DS14285 / DS14287实时时钟与NVRAM控制提供了业界标准的DS1287

时钟功能以提供非易失性控制一个外部的SRAM的附加特征。

功能包括时间的日非易失时钟，闹钟， 100年的日历，可编程中断，

方波发生器，以及114字节的非易失性静态RAM。对于DS14287锂能源

源，石英晶体，和写保护电路包含一个24针的双列直插式封装内。

该DS14285需要一个外部石英晶体连接到X1和X2引脚和外部

连接至V能量源

BAT

引脚。一个标准的32.768 kHz的石英晶体，可直接连接

通过引脚1和引脚2（ X1，X2）的DS14285 。在选用晶体应该有一个指定的负载

电容（C

） 6 pF左右。关于水晶的选择和水晶布局的考虑更多信息，

请参考应用笔记58 ， “水晶思考与达拉斯实时时钟。 ”

该DS14285 / DS14287使用其备份电源和电池备份控制器，使标准

CMOS静态RAM非易失性在电源故障情况。在电源故障时， DS14285 / DS14287

自动写保护，外部SRAM ，并提供了一个V

从其内部输出源

电池。

2 25

DS14285/DS14287

为DS14287内部锂电池是从时钟和存储器时，电隔离

从工厂运出。 V的第一个应用程序后，这种隔离被删除

CC,

使锂

细胞，以提供数据保留到时钟，内部RAM ，V

CCO

和

首席执行官

在随后的断电。

必须注意在此之后隔离已经被打破，以避免无意中排出的锂电池

通过V

CCO

和

首席执行官

销。

手术

图1中的方框图显示了与的主要内部功能的引脚连接

DS14285 / DS14287 。以下段落描述了每个引脚的功能。

信号说明

GND ，V

- 直流电源提供给该设备上，这些引脚。 V

是+5伏的输入。

SQW （方波输出）

- 在SQW引脚可以输出由15提供13个抽头一个信号

实时时钟的内部分隔阶段。 SQW引脚的频率可以通过改变

编程寄存器A如表1所示的SQW信号可以打开和关闭使用SQWE开启

在寄存器B的SQW信号位不可用时， V

小于4.25伏的典型。

AD0 - AD7 （复用双向地址/数据总线）

- 复用总线节约引脚，因为

地址信息和数据信息的时间共享相同的信号路径。地址是本

总线周期，并且在同一引脚和信号路径的第一部分期间在第二用于数据

循环的一部分。地址/数据复用不慢的DS14285 / DS14287的访问时间

因为从地址总线更改数据在内部RAM的存取时间发生。地址必须是

前有效的AS / ALE的下降沿，在该时间的DS14285 / DS14287从锁存地址

AD0至AD6 。有效的写数据必须存在，并且在DS的后面部分保持稳定或

脉冲。在一个读周期中的DS的后一部分的DS14285 / DS14287输出8位数据或

脉冲。读周期被终止，并且在总线返回到一个高阻抗状态为DS转换

低摩托罗拉定时或视情况

转变为高的英特尔定时的情况。

MOT （模式选择） -

在MOT引脚提供了灵活性之间的总线类型来进行选择。当

连接到V

摩托罗拉总线时序被选择。当连接到GND或向左断开，英特尔

总线时序被选择。该引脚有大约20千欧的内部上拉下拉电阻。该引脚

在DS14285Q而已。

AS （地址选通输入） -

正打算地址选通脉冲用来解复用总线。该

下降的为边沿/ ALE使地址要在DS14285 / DS14287内部锁存。

DS （数据选通或读输入） -

对于DS14285Q的DS /

销具有两种操作模式

根据MOT引脚的电平。当MOT引脚连接到V

， Motorola总线时序

选择。在这种模式下的DS是在总线周期的后部分上的正脉冲，称为数据

频闪。在读周期期间， DS表示该DS14285Q是驱动双向总线的时间。在

写周期的DS的后沿使DS14285Q锁存写入数据。当MOT引脚

连接到GND，英特尔总线时序被选择。在这种模式下， DS端子被称为读取（

标识

当DS14285Q驱动总线与读出的数据的时间段。该

信号是相同的定义

作为输出使能（

）信号上的一个典型的存储器。

该DS14285 ， DS14285S和DS14287没有MOT引脚，因此在英特尔总线只能操作

定时模式。

3 25

DS14285/DS14287

（读/写输入） -

中的R /

销还具有两种操作模式。当MOT引脚

连接到V

摩托罗拉时机，R /

是在一定的水平，指示当前周期是否为

读取或写入。读周期表示有高度的R /

而DS高。写周期

表明，当R /

低DS中。

当MOT引脚连接到GND为英特尔计时， R /

信号是一个低电平有效信号称为

。在这种模式中的R /

针具有相同的含义，写使能信号（

）对通用

的RAM 。

（片选输入） -

片选信号必须被置位为低的总线周期中的

要访问DS14285 / DS14287 。

在DS摩托罗拉时机必须保持在激活状态

而在

和

英特尔时机。总线周期而发生不主张

将锁存

地址，但不会发生访问。当V

低于4.25伏，内部的DS14285 / DS14287

通过内部禁用禁止访问周期

输入。这个动作可以保护了实时时钟

在停电时的数据和RAM数据。

（中断请求输出） -

该

IRQ

脚是DS14285 / DS14287的低电平有效输出

可以用作中断输入给处理器。该

IRQ

只要输出保持低电平的状态位

造成中断是当前和相应的中断使能位被置位。要清除

IRQ

该引脚

处理器程序正常读取C寄存器。该

RESET

脚也清除挂起的中断。

IRQ

当没有中断条件都存在时，

IRQ

电平是在高阻抗状态。多种

断路装置可以连接到一个

IRQ

总线。该

IRQ

公交车是一个开漏输出，需要一个

外部上拉电阻。

（复位输入） -

该

RESET

引脚上的时钟，日历或RAM没有影响。上电时

RESET

销可以以允许所述电源供应稳定保持在低电平的时间。的时间量

那

RESET

保持低电平是依赖于应用。但是，如果

RESET

用于在上电时，该

时间

RESET

是低应该超过200毫秒，以确保内部定时器，用于控制

上电DS14285 / DS14287已超时。当

RESET

是低和V

高于4.25伏，则

出现以下情况：

RESET

周期性的中断使能（ PEI ）位清0 。

报警中断使能（ AIE ）位清0 。

更新结束中断标志（ UF）位清0 。

中断请求状态标志（ IRQF ）位清0 。

周期性的中断标志（ PF ）位清0 。

该设备是不可访问的，直到

RESET

返回高。

报警中断标志（ AF）位清0 。

IRQ

引脚处于高阻抗状态。

方波输出使能（

SQWE

）位清0 。

更新结束中断使能（ UIE）被清0 。

首席执行官

驱动为高电平。

4 25

DS14285/DS14287

在一个典型的应用

RESET

可以连接到V

。此连接将允许DS14287进去

和没电，而不会影响任何控制寄存器失败。

（外部RAM芯片使能输入，低电平有效）

CEI

应驱动为低电平，使外部

内存。

CEI

在内部上拉了一个50kΩ的电阻。

CEI

首席执行官

（外部RAM芯片使能输出，低电平有效）

- 当V

大于4.25伏（典型值），

首席执行官

反映

CEI

所提供的

RESET

处于逻辑高。当V

小于4.25伏（典型值），

首席执行官

将被强制为无效电平，无论

CEI

CCO

（外部RAM电源输出）

- V

CCO

提供Ⅴ的更高

或V

BAT

通过

内部开关电源的外部RAM 。

DS14285只有

X1, X2

- 一个标准的32.768 kHz石英晶体连接。内部振荡器电路是

操作设计具有6 pF的的指定负载电容（ CL）的晶体。该晶体是

直接连接到X1和X2引脚。没有必要对外部电容器或电阻器。注： X1

和X2是非常高阻抗节点。我们建议他们和晶体被看守墙头

地面和该高频信号被保持远离晶体区域。有关详细信息，

选择水晶和水晶布局的考虑，详情请咨询应用笔记58 ， “水晶

注意事项与达拉斯实时时钟。 “

BAT

- 电池输入任何标准的3伏锂电池或其它能源。参见上电/下

在选择外部能量源的大小为考虑部

电池应该直接连接至V

BAT

引脚。二极管不能放在串联在

电池VBAT引脚。此外，一个二极管是没有必要的，因为反向充电电流

保护电路被设置在器件内部，并已通过美国保险商的要求

实验室UL认证。

5 25