DS125MB203
www.ti.com
SNLS432B - 2012年10月 - 修订2013年4月
低功耗12.5 Gbps的双车道2 ： 1/1 ： 2多路复用器/缓冲器，具有均衡和去加重
检查样品：
DS125MB203
1
特点
全面的家庭，行之有效的制度
互通性
- DS125BR111 ：单线中继器
- DS125BR210 ：双通道中继器
- DS125BR401 ：四线中继器
- DS125BR800 ：八通道中继器
- DS125MB203 ：双端口， 2 ： 1/1 ： 2多路复用器
- DS125DF410 ：四通道重定时器用
CDR
低65毫瓦/通道（典型值）电源
食用时，用期权断电
未使用的通道
链路训练的透明管理
协议为PCIe和10G -KR
先进的信号调理功能
- 接收均衡高达30分贝，在6.25
GHz的
- 发送去加重可达-12dB
- 发射输出电压控制： 700 mV至
1300毫伏
通过引脚选择，EEPROM或编程
SMBus接口
单电源电压： 2.5 V或3.3 V
（可选）
40 ° C至85 ° C工作温度范围
3千伏HBM ESD额定值
流直通引脚排列在10mmx5.5mm 54针
无铅QFN封装
描述
该DS125MB203是一个非常低功耗高
性能的双端口2： 1复用器和1：2开关/扇出
设计用来支持高可用性系统
第二代PCIe -3/ 2/1 ， 10G - KR ，以及其他高速
接口串行协议高达12.5 Gbps的。该
集成的信号调理功能，消除了
无需外部器件，降低了BOM成本，
电路板空间。接收机的连续时间线性
均衡器（ CTLE ）提供高达+30 dB的提升，在
6.25千兆赫（ 12.5 Gbps）的，是能够打开的一个
输入的眼睛是完全由于跨关
符号间干扰（ISI ）引起的互连
介质，如30英寸+背板走线或8米+
铜电缆。发射器提供了一个去
高达-12 dB和输出电压重点升压
幅度控制在700 mV至1300毫伏。
当在10G -KR和第二代PCIe - 3模式下运行，
在DS125MB203透明允许主机
控制器和结束点，以优化链路全
洽谈发送均衡器系数。这
链接培训协议无缝管理
确保以最小的系统级互操作性
潜伏期。具有390毫瓦的低功耗
（典型值）的全部或195毫瓦/端口（双向）和选项
关闭不使用的端口， DS125MB203使
高能效的系统设计。单电源供电
3.3伏或2.5伏，需要以向设备供电。
可编程的设置可以通过引脚上施加
设置的SMBus （I2C）协议或外部
EEPROM 。当在EEPROM模式下操作，
配置信息会自动加载
上电。这消除了对外部
微处理器或软件驱动程序。
2
支持的协议
SAS / SATA （高达6Gbps的），光纤通道（最多
到10GFC ）
第二代PCIe -3/ 2/1 ， 10G - KR ，万兆以太网， XAUI ， RXAUI
的sRIO ， Infiniband的，因特拉肯， CPRI ， OBSAI
其他专有接口高达12.5 Gbps的
1
2
请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用
德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。
所有商标均为其各自所有者的财产。
版权所有 2012-2013 ，德州仪器
PRODUCTION数据信息为出版日期。
产品符合占德州条款规范
仪器标准保修。生产加工过程中不
不一定包括所有参数进行测试。
DS125MB203
SNLS432B - 2012年10月 - 修订2013年4月
www.ti.com
典型用途
DS125MB203
ASIC_2
S_INA0
D_OUT0
RX
TXA_0
SEL0
ASIC_3
ASIC_0
TX
S_INB0
TXB_0
S_INA1
TXA_1
D_OUT1
S_INA1
TXB_1
ASIC_1
RX
TX
D_IN0
S_OUTA0
RXA_0
S_OUTB0
RXB_0
S_OUTA1
D_IN1
S_OUTB1
RXA_1
RXB_1
SEL1
2
提交文档反馈
产品文件夹链接：
DS125MB203
版权所有 2012-2013 ，德州仪器
DS125MB203
www.ti.com
SNLS432B - 2012年10月 - 修订2013年4月
引脚图
DEM_S0/SDA
DEM_D1/AD0
DEM_D0/AD1
DEM_S1/SCL
EQ_S1/AD2
47
EQ_S0/AD3
46
54
53
52
51
50
49
SMBus和控制
NC
NC
D_OUT0+
D_OUT0-
NC
NC
D_OUT1+
D_OUT1-
VDD
D_IN0+
D_IN0-
NC
NC
VDD
D_IN1+
D_IN1-
NC
NC
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
LDO REG
3.3V至2.5V
48
ENSMB
PWDN
VDD
45
44
43
42
41
40
39
38
S_INA0+
S_INA0-
S_INB0+
S_INB0-
VDD
S_INA1+
S_INA1-
S_INB1+
S_INB1-
VDD
S_OUTA0+
S_OUTA0-
S_OUTB0+
S_OUTB0-
S_OUTA1+
S_OUTA1-
S_OUTB1+
S_OUTB1-
顶视图
DAP = GND
37
36
35
34
33
32
31
30
29
28
20
21
23
24
25
26
SEL1 / READ_EN
19
EQ_D1
22
注：以上54引脚QFN图形是俯视图，俯视通过封装。
图1. DS125MB203引脚图54引脚WQFN封装
见包装数NJY0054A
ALL_DONE
EQ_D0
模式
SEL0
Input_en
VIN
VDD_SEL
27
版权所有 2012-2013 ，德州仪器
提交文档反馈
产品文件夹链接：
DS125MB203
3
DS125MB203
SNLS432B - 2012年10月 - 修订2013年4月
www.ti.com
引脚说明
(1)
引脚名称
差分高速I / O的
D_IN0 + ， D_IN0- ，
D_IN1 + ， D_IN1-
10, 11,
15, 16
I
反相和非反相CML差分输入到均衡器。导通
内置50Ω终端电阻连接D_INn +连接到VDD和D_INn-到
VDD 。
需要在高速AC耦合I / O
反相和非反相50Ω驱动器输出端与去加重。
兼容交流耦合CML输入。
需要在高速AC耦合I / O
反相和非反相CML差分输入到均衡器。导通
内置50Ω终端电阻连接S_INAn +连接到VDD和S_INAn-到
VDD 。
需要在高速AC耦合I / O
反相和非反相50Ω驱动器输出端与去加重。
兼容交流耦合CML输入。
需要在高速AC耦合I / O
反相和非反相CML差分输入到均衡器。导通
内置50Ω终端电阻连接S_INBn +连接到VDD和S_INBn-到
VDD 。
需要在高速AC耦合I / O
反相和非反相50Ω驱动器输出端与去加重。
兼容交流耦合CML输入。
需要在高速AC耦合I / O
系统管理总线（SMBus ）的使能引脚
领带为1kΩ至VDD =寄存器访问SMBus从模式
FLOAT =读取外部EEPROM （主SMBus模式）
领带为1kΩ到GND =引脚模式
ENSMB主或从模式
SMBus时钟输入引脚使能（从模式）
从EEPROM SMBus时钟输出负载配置时（主
模式）
ENSMB主或从模式
SMBus的双向SDA引脚使能。数据输入或漏极开路
（下拉只）输出。
ENSMB主或从模式
SMBus从地址输入。在SMBus模式下，这些引脚用户
设置SMBus从地址输入。
ENSMB = FLOAT （ SMBus主模式）
当使用外部EEPROM ，从高分到低分开始过渡
从外部EEPROM加载
EQ_D [1：0 ]和EQ_S [ 1：0]控制均衡对高的电平
速度输入引脚。该引脚仅在ENSMB为无效
（低） 。输入被组织成两个侧面。 D侧被控制
与EQ_D [1 ：0]引脚和S侧进行控制的EQ_S [1：0 ]
销。当ENSMB变高SMBus的寄存器提供独立
控制每个通道的。该EQ_S [ 1：0]引脚转换为SMBUS
AD2 / AD3输入。 EQ_D [1 ：0]引脚不被使用。
SEE
表2
引脚数
I / O类型
引脚说明
D_OUT0 + ， D_ OUT0- ，
D_OUT1 + ， D_OUT1-
S_INA0 + ， S_INA0- ，
S_INA1 + ， S_INA1-
3, 4,
7, 8
45, 44,
40, 39
O
I
S_OUTA0 + ， S_OUTA0- ，
S_OUTA1 + ， S_OUTA1-
S_INB0 + ， S_INB0- ，
S_INB1 + ， S_INB1-
35, 34,
31, 30
43, 42,
38, 37
O
I
S_OUTB0 + ， S_OUTB0- ，
S_OUTB1 + ， S_OUTB1-
33, 32,
29, 28
O
控制引脚 - 共享（ LVCMOS ）
ENSMB
48
我，浮法，
LVCMOS
ENSMB = 1 （ SMBus从模式） ，浮（ SMBUS主模式）
SCL
50
我， LVCMOS ，
O， OPEN
漏
我， LVCMOS ，
O， OPEN
漏
我， LVCMOS
SDA
49
AD0-AD3
54, 53, 47, 46
READ_EN
26
我， LVCMOS
ENSMB = 0 （ PIN模式）
EQ_D0 ， EQ_D1
EQ_S0 ， EQ_S1
20, 19
46, 47
余，4-能级，
LVCMOS
(1)
LVCMOS输入没有“浮动”的条件必须被驱动到逻辑低或高在所有时间或操作不被保证。输入边沿
率LVCMOS / FLOAT输入必须是从10-90 ％的速度低于50 ns 。为LVCMOS / FLOAT输入输入边沿速率必须快
超过10-90 ％ 50纳秒。对于3.3V的工作模式， VIN引脚= 3.3V和"VDD"为4级的输入为3.3V 。对于2.5V模式
操作时， VDD引脚= 2.5V和"VDD"为4级的输入为2.5V 。
提交文档反馈
产品文件夹链接：
DS125MB203
版权所有 2012-2013 ，德州仪器
4
DS125MB203
www.ti.com
SNLS432B - 2012年10月 - 修订2013年4月
引脚说明
(1)
（续）
引脚名称
DEM_S0 ， DEM_S1
DEM_D0 ， DEM_D1
引脚数
49, 50
53, 54
I / O类型
余，4-能级，
LVCMOS
引脚说明
DEM_D [1：0 ]和DEM_S [ 1：0]控制的VOD的水平和去加重
上的高速输出。该引脚仅在ENSMB是
无效（低） 。的输出被组织成两个侧面。 D侧是
控制与DEM_D [1 ：0]引脚和S侧进行控制的
DEM_S [1 ：0]引脚。当ENSMB变高SMBus的寄存器提供
独立控制每个通道的。该DEM_D [1：0 ]和DEM_S [1：0 ]
引脚转换为SMBUS AD1 / AD0和SCL / SDA输入。
SEE
表3
模式控制引脚选择工作模式。
领带为1kΩ到GND = GEN 1,2和1,2 SAS
浮=自动模式选择（支持PCIe ）
领带20kΩ时至GND =第二代PCIe - 3没有去加重
领带为1kΩ至VDD =第二代PCIe - 3与去加重
SEE
表7
0 ：正常工作时，扇出被禁用，则使用SEL0 / 1选择A
或B输入/输出（见SEL0 / 1针） ，输入总是与50欧姆启用。
20kΩ时至GND ：保留
FLOAT ： AUTO（自动） - 使用RX检测， SEL0 / 1 ，以确定哪些输入或
输出使能，扇出禁用
1 ：正常工作时，扇出已启用（包括S_OUT0 / 1为ON ） 。
输入总是与50欧姆启用。
选择引脚0巷。
0 ：选择输入
S_INB0+/-,
产量
S_OUTB0+/-.
20kΩ时至GND ：选择输入
S_INB0+/-,
产量
S_OUTA0+/-.
FLOAT ：选择输入
S_INA0+/-,
产量
S_OUTB0+/-.
1 ：选择输入
S_INA0+/-,
产量
S_OUTA0+/-.
选择引脚1巷。
0 ：选择输入
S_INB1+/-,
产量
S_OUTB1+/-.
20kΩ时至GND ：选择输入
S_INB1+/-,
产量
S_OUTA1+/-.
FLOAT ：选择输入
S_INA1+/-,
产量
S_OUTB1+/-.
1 ：选择输入
S_INA1+/-,
产量
S_OUTA1+/-.
控制内部稳压器
浮= 2.5V模式
连接到GND ： 3.3V模式
0 ：正常运行（设备已启用） 。
1 ：低功耗模式。
有效的注册负载状态输出
0 ：外部EEPROM加载通过
1 ：外部EEPROM加载失败
在3.3V模式下，饲料3.3V +/- 10 ％至VIN
在2.5V模式下，悬空。
电源引脚CML /模拟
2.5V模式下，连接到2.5V +/- 5 ％
3.3V模式下，连接0.1 uF的上限，每个VDD引脚
地垫（ DAP - 芯片附着垫） 。
控制引脚 - 引脚都和SMBus模式（ LVCMOS ）
模式
21
余，4-能级，
LVCMOS
Input_en
22
余，4-能级，
LVCMOS
SEL0
23
余，4-能级，
LVCMOS
SEL1
26
余，4-能级，
LVCMOS
VDD_SEL
25
我， FLOAT
PWDN
输出（ LVCMOS ）
ALL_DONE
52
我， LVCMOS
27
0 ， LVCMOS
动力
VIN
VDD
24
9, 14,36, 41, 51
动力
动力
GND
DAP
动力
版权所有 2012-2013 ，德州仪器
提交文档反馈
产品文件夹链接：
DS125MB203
5
QQ：2881677436 复制
