DS1230Y/AB
描述
在DS1230 256K非易失性SRAM是262,144位,全静态非易失SRAM的组织结构
32,768字由8位。每个NV SRAM均自带锂电池及控制电路
连续监视V
CC
对于超出容限。当这种情况发生时,该
锂电池便自动接通,写保护将无条件使能,
防止数据损坏。 DIP封装的DS1230器件可用于现有的32k x 8静态到位
RAM,符合流行的单字节宽, 28引脚DIP标准。该DIP器件还符合
引出线28256的EEPROM ,可直接替换并增强其性能。 DS1230设备
在小尺寸模块封装专为表面贴装应用而设计的。没有
限制上,能够被执行并且没有额外的支持电路所需的写入周期数
微处理器接口。
读取模式
在DS1230设备上执行一个读周期时
WE
(写使能)处于非活动状态(高)和
CE
(芯片
使能)和
OE
(输出使能)有效(低) 。由15地址输入指定的唯一地址
(A
0
- A
14
)定义其中的32768个字节的数据是要被访问。有效的数据将提供给所述
T内八个数据输出驱动器
加
(访问时间)的最后一个地址输入信号之后是稳定的,从而提供
那
CE
和
OE
(输出使能)访问时间还纳。如果
OE
和
CE
存取时间是不
满足,则数据存取,必须从后面存在的信号测量(
CE
or
OE
)和限制性
参数是吨
CO
为
CE
或T
OE
为
OE
而不是地址的访问。
写模式
在DS1230器件执行写入周期时的
WE
和
CE
信号有效(低电平)后
地址输入是稳定的。的后面存在的下降沿
CE
or
WE
将确定的开始
写周期。写周期是由早期的上升沿终止
CE
or
WE
。所有地址输入必须
保持有效的整个写周期。
WE
必须返回到高状态的最小恢复时间
(t
WR
)另一个循环之前可以启动。该
OE
控制信号应在保持非活动状态(高)
写周期,以避免总线冲突。但是,如果启用输出驱动器(
CE
和
OE
活跃的),那么
WE
将禁止在T输出
ODW
从它的下降沿。
数据保持方式
该DS1230AB为V全功能的能力
CC
大于4.75伏,写保护了
4.5伏。该DS1230Y为V全功能的能力
CC
大于4.5伏,并且写
保护由4.25伏。数据被保持在无Ⅴ的
CC
无需任何额外的支持电路。
非易失性静态RAM,不断监视V
CC
。如若电源电压衰减的NV SRAM的
自动写保护自己,所有的输入变得“不关心” ,所有输出变为高
阻抗。由于V
CC
低于约3.0伏下降时,功率开关电路将锂
能源到RAM中保留的数据。在上电期间,当V
CC
上升到大约3.0伏
所述电源开关电路连接外部V
CC
RAM和断开锂电池的能量来源。
V后正常RAM操作就可以恢复
CC
超过4.75伏的DS1230AB和4.5伏的
DS1230Y.
保鲜
每个DS1230设备从达拉斯半导体附带的锂电池能量源断开,
保证充分的能量的能力。当V
CC
首先施加在一个水平大于4.25伏时,锂
能源是启用了备用电池操作。
2 12
DS1230Y/AB
套餐
在DS1230器件提供两种封装: 28引脚DIP和34引脚PowerCap模块( PCM ) 。
28引脚DIP集成了锂电池, SRAM存储器和非易失性控制功能成
单个包装与JEDEC标准的600密耳DIP引脚排列。 34引脚PowerCap模块集成
SRAM存储器并连同用于在连接到锂电池触点非易失性控制
DS9034PC的PowerCap 。 PowerCap模块封装的设计使DS1230 PCM设备是
表面上,而不必经受了备用锂电池破坏性的高温回流焊
焊接。经过DS1230 PCM的回流焊接,一个DS9034PC的PowerCap被抢购的顶部
PCM ,形成一个完整的非易失SRAM模块。该DS9034PC是键控,以防止不适当的
附件。 DS1230的PowerCap模块和DS9034PC PowerCaps单独订购和发运
在单独的容器中。看到DS9034PC数据手册了解更多信息。
绝对最大额定值*
任何引脚相对地电压
工作温度
储存温度
焊接温度
-0.3V至+ 7.0V
0 ° C至70 ° C, -40 ° C至+ 85°C的IND件
-40 ° C至+ 70 ° C, -40 ° C至+ 85°C的IND件
260℃ 10秒
*这是一个额定值,设备的功能操作在这些或任何其他条件
超出本规范的操作部分表示是不是暗示。接触
绝对最大额定值条件下,长时间会影响其可靠性。
建议的直流工作条件
参数
DS1230AB电源电压
DS1230Y电源电压
逻辑1
逻辑0
符号
V
CC
V
CC
V
IH
V
IL
民
4.75
4.5
2.2
0.0
典型值
5.0
5.0
最大
5.25
5.5
V
CC
0.8
(t
A
:见注10 )
单位
V
V
V
V
笔记
直流电气
特征
参数
输入漏电流
I / O漏电流
CE
≥
V
IH
≤
V
CC
输出电流@ 2.4V
输出电流@ 0.4V
待机电流
CE
=2.2V
待机电流
CE
=V
CC
-0.5V
工作电流
写保护电压( DS1230AB )
写保护电压( DS1230Y )
(V
CC
=5V
±=5%
为DS1230AB )
(t
A
:见注10 )(V
CC
=5V
±=10%
为DS1230Y )
符号
I
IL
I
IO
I
OH
I
OL
I
CCS1
I
CCS2
I
CCO1
V
TP
V
TP
4.50
4.25
4.62
4.37
民
-1.0
-1.0
-1.0
2.0
5.0
3.0
10.0
5.0
85
4.75
4.5
典型值
最大
+1.0
+1.0
单位
A
A
mA
mA
mA
mA
mA
V
V
笔记
3 12
DS1230Y/AB
电容
参数
输入电容
输入/输出电容
符号
C
IN
C
I / O
民
典型值
5
5
最大
10
10
(t
A
=25°C)
单位
pF
pF
笔记
交流电气
特征
(V
CC
=5V
±=5%
为DS1230AB )
(t
A
:见注10 )(V
CC
=5V
±=10%
为DS1230Y )
DS1230AB-100
DS1230Y-100
民
100
85
45
85
5
25
30
5
35
100
50
100
最大
ns
ns
ns
ns
ns
ns
5
5
单位
笔记
DS1230AB - 70 DS1230AB -85
DS1230Y-85
参数符号DS1230Y -70
最小值最大值最小值最大值
读周期
时间
存取时间
输出
有效
OE
CE
t
RC
t
加
t
OE
t
CO
t
COE
t
OD
70
70
35
70
5
85
输出
有效
or
CE
to
输出活动
OE
输出高Z
从
取消选择
输出保持
从地址
变化
写周期
时间
写脉冲
宽度
地址设置
时间
写恢复
时间
输出高Z
从
WE
输出活动
从
WE
数据设置
时间
数据保持
时间
t
OH
5
5
5
ns
t
WC
t
WP
t
AW
t
WR1
t
WR2
t
ODW
t
OEW
t
DS
t
DH1
t
DH2
70
55
0
5
15
25
5
30
0
10
85
65
0
5
15
30
5
35
0
10
4 12
100
75
0
5
15
35
5
40
0
10
ns
ns
ns
ns
ns
ns
ns
ns
12
13
5
5
4
12
13
3
DS1230Y/AB
描述
在DS1230 256K非易失性SRAM是262,144位,全静态非易失SRAM的组织结构
32,768字由8位。每个NV SRAM均自带锂电池及控制电路
连续监视V
CC
对于超出容限。当这种情况发生时,该
锂电池便自动接通,写保护将无条件使能,
防止数据损坏。 DIP封装的DS1230器件可用于现有的32k x 8静态到位
RAM,符合流行的单字节宽, 28引脚DIP标准。该DIP器件还符合
引出线28256的EEPROM ,可直接替换并增强其性能。 DS1230设备
在小尺寸模块封装专为表面贴装应用而设计的。没有
限制上,能够被执行并且没有额外的支持电路所需的写入周期数
微处理器接口。
读取模式
在DS1230设备上执行一个读周期时
WE
(写使能)处于非活动状态(高)和
CE
(芯片
使能)和
OE
(输出使能)有效(低) 。由15地址输入指定的唯一地址
(A
0
- A
14
)定义其中的32768个字节的数据是要被访问。有效的数据将提供给所述
T内八个数据输出驱动器
加
(访问时间)的最后一个地址输入信号之后是稳定的,从而提供
那
CE
和
OE
(输出使能)访问时间还纳。如果
OE
和
CE
存取时间是不
满足,则数据存取,必须从后面存在的信号测量(
CE
or
OE
)和限制性
参数是吨
CO
为
CE
或T
OE
为
OE
而不是地址的访问。
写模式
在DS1230器件执行写入周期时的
WE
和
CE
信号有效(低电平)后
地址输入是稳定的。的后面存在的下降沿
CE
or
WE
将确定的开始
写周期。写周期是由早期的上升沿终止
CE
or
WE
。所有地址输入必须
保持有效的整个写周期。
WE
必须返回到高状态的最小恢复时间
(t
WR
)另一个循环之前可以启动。该
OE
控制信号应在保持非活动状态(高)
写周期,以避免总线冲突。但是,如果启用输出驱动器(
CE
和
OE
活跃的),那么
WE
将禁止在T输出
ODW
从它的下降沿。
数据保持方式
该DS1230AB为V全功能的能力
CC
大于4.75伏,写保护了
4.5伏。该DS1230Y为V全功能的能力
CC
大于4.5伏,并且写
保护由4.25伏。数据被保持在无Ⅴ的
CC
无需任何额外的支持电路。
非易失性静态RAM,不断监视V
CC
。如若电源电压衰减的NV SRAM的
自动写保护自己,所有的输入变得“不关心” ,所有输出变为高
阻抗。由于V
CC
低于约3.0伏下降时,功率开关电路将锂
能源到RAM中保留的数据。在上电期间,当V
CC
上升到大约3.0伏
所述电源开关电路连接外部V
CC
RAM和断开锂电池的能量来源。
V后正常RAM操作就可以恢复
CC
超过4.75伏的DS1230AB和4.5伏的
DS1230Y.
保鲜
每个DS1230设备从达拉斯半导体附带的锂电池能量源断开,
保证充分的能量的能力。当V
CC
首先施加在一个水平大于4.25伏时,锂
能源是启用了备用电池操作。
2 12
DS1230Y/AB
套餐
在DS1230器件提供两种封装: 28引脚DIP和34引脚PowerCap模块( PCM ) 。
28引脚DIP集成了锂电池, SRAM存储器和非易失性控制功能成
单个包装与JEDEC标准的600密耳DIP引脚排列。 34引脚PowerCap模块集成
SRAM存储器并连同用于在连接到锂电池触点非易失性控制
DS9034PC的PowerCap 。 PowerCap模块封装的设计使DS1230 PCM设备是
表面上,而不必经受了备用锂电池破坏性的高温回流焊
焊接。经过DS1230 PCM的回流焊接,一个DS9034PC的PowerCap被抢购的顶部
PCM ,形成一个完整的非易失SRAM模块。该DS9034PC是键控,以防止不适当的
附件。 DS1230的PowerCap模块和DS9034PC PowerCaps单独订购和发运
在单独的容器中。看到DS9034PC数据手册了解更多信息。
绝对最大额定值*
任何引脚相对地电压
工作温度
储存温度
焊接温度
-0.3V至+ 7.0V
0 ° C至70 ° C, -40 ° C至+ 85°C的IND件
-40 ° C至+ 70 ° C, -40 ° C至+ 85°C的IND件
260℃ 10秒
*这是一个额定值,设备的功能操作在这些或任何其他条件
超出本规范的操作部分表示是不是暗示。接触
绝对最大额定值条件下,长时间会影响其可靠性。
建议的直流工作条件
参数
DS1230AB电源电压
DS1230Y电源电压
逻辑1
逻辑0
符号
V
CC
V
CC
V
IH
V
IL
民
4.75
4.5
2.2
0.0
典型值
5.0
5.0
最大
5.25
5.5
V
CC
0.8
(t
A
:见注10 )
单位
V
V
V
V
笔记
直流电气
特征
参数
输入漏电流
I / O漏电流
CE
≥
V
IH
≤
V
CC
输出电流@ 2.4V
输出电流@ 0.4V
待机电流
CE
=2.2V
待机电流
CE
=V
CC
-0.5V
工作电流
写保护电压( DS1230AB )
写保护电压( DS1230Y )
(V
CC
=5V
±=5%
为DS1230AB )
(t
A
:见注10 )(V
CC
=5V
±=10%
为DS1230Y )
符号
I
IL
I
IO
I
OH
I
OL
I
CCS1
I
CCS2
I
CCO1
V
TP
V
TP
4.50
4.25
4.62
4.37
民
-1.0
-1.0
-1.0
2.0
5.0
3.0
10.0
5.0
85
4.75
4.5
典型值
最大
+1.0
+1.0
单位
A
A
mA
mA
mA
mA
mA
V
V
笔记
3 12
DS1230Y/AB
电容
参数
输入电容
输入/输出电容
符号
C
IN
C
I / O
民
典型值
5
5
最大
10
10
(t
A
=25°C)
单位
pF
pF
笔记
交流电气
特征
(V
CC
=5V
±=5%
为DS1230AB )
(t
A
:见注10 )(V
CC
=5V
±=10%
为DS1230Y )
DS1230AB-100
DS1230Y-100
民
100
85
45
85
5
25
30
5
35
100
50
100
最大
ns
ns
ns
ns
ns
ns
5
5
单位
笔记
DS1230AB - 70 DS1230AB -85
DS1230Y-85
参数符号DS1230Y -70
最小值最大值最小值最大值
读周期
时间
存取时间
输出
有效
OE
CE
t
RC
t
加
t
OE
t
CO
t
COE
t
OD
70
70
35
70
5
85
输出
有效
or
CE
to
输出活动
OE
输出高Z
从
取消选择
输出保持
从地址
变化
写周期
时间
写脉冲
宽度
地址设置
时间
写恢复
时间
输出高Z
从
WE
输出活动
从
WE
数据设置
时间
数据保持
时间
t
OH
5
5
5
ns
t
WC
t
WP
t
AW
t
WR1
t
WR2
t
ODW
t
OEW
t
DS
t
DH1
t
DH2
70
55
0
5
15
25
5
30
0
10
85
65
0
5
15
30
5
35
0
10
4 12
100
75
0
5
15
35
5
40
0
10
ns
ns
ns
ns
ns
ns
ns
ns
12
13
5
5
4
12
13
3