DS1013
3合1硅延迟线
www.dalsemi.com
特点
全硅延时
3个独立的缓冲延迟
通过-60时延容限± 2ns的为-10
稳定且精确的温度和
电压范围
前缘和后缘的准确性
经济
自动地插入,扁平
标准的14引脚DIP , 8引脚DIP或16引脚
SOIC
低功耗CMOS
TTL / CMOS兼容
气相,红外,波焊
可自定义的延迟
快速原型转
扩展温度范围内工作
引脚分配
IN 1
NC
IN 2
NC
IN 3
NC
GND
1
2
3
4
5
6
7
14
13
12
11
10
9
8
V
CC
NC
出1
NC
输出2
NC
IN 1
NC
NC
IN 2
NC
IN 3
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
V
CC
NC
NC
出1
NC
输出2
NC
OUT 3
NC
OUT 3 GND
DS1013 14引脚DIP ( 300密耳)
见机甲。图科
DS1013S 16引脚SOIC
(300-mil)
见机甲。图科
8
7
6
5
V
CC
出1
输出2
OUT 3
IN 1
IN 2
IN 3
GND
1
2
3
4
DS1013M 8引脚DIP ( 300密耳)
见机甲。图科
引脚说明
1, 2例, 3
输出1,输出2 ,输出3
GND
V
CC
NC
- 输入
- 输出
- 地面
- +5伏
- 无连接
描述
在DS1013系列的延迟线具有三个独立的逻辑在单个封装中的缓冲延迟。该
器件采用标准的14引脚DIP是引脚兼容的混合延迟线提供。另类
8引脚DIP和表面贴装封装可大大节省PCB面积。由于DS1013
产品是一种全硅解决方案,更好的经济性,实现在使用较旧的方法
混合动力技术。在DS1013系列延迟线提供的标称精度
±2ns
延迟时间
范围为10纳秒至60纳秒,上升至5%为150毫微秒和更长的延迟。在DS1013延迟线
再现所指定的破折号编号分机在一个固定的延迟时间后,输出与输入的逻辑状态
的部件号。在DS1013被设计为再现与等于两个前缘和后缘
精度。每路输出能够驱动多达10个74LS负载。 Dallas Semiconductor公司可自定义
标准的产品,以满足特殊需要。对于特殊要求,交货迅速,致电( 972 ) 371-4348 。
1 6
111799
DS1013
注意事项:
1.所有电压以地为参考。
2.测量与产出开放。
3. V
CC
= 5V @ 25°C 。延迟的上升沿及下降沿的精确的± 2纳秒为-10至-60℃ , ± 3%
为-70℃至100和±5% -150和更长的延迟。
4.请参阅“测试条件”一节。
5.温度变化为25 ℃时的组合,以0 ℃或25 ℃至70℃,电压变化
从5.0V到4.75V或5.0V至5.25V可能会产生± 1.5纳秒或± 3 %的额外延迟换挡,
以较高者为准。
6.所有输出延迟倾向于单向变化随温度和电压范围内(即,如果输出1
慢下来,所有的其它输出也慢下来) 。
7.期间的规格,可能会超过;然而,精度将应用敏感(去耦,
布局等)。
术语
期限:
第一脉冲的前沿和的前缘之间所经过的时间
下面的脉搏。
t
WI
(脉冲宽度) :
经过时间上的1.5V点之间的脉冲对所述前缘和
在后缘,或后缘的1.5V点和主导的1.5V点1.5V点
边缘。
t
上升
(输入上升时间) :
的20% ,而位于该前边缘的80%的点之间所经过的时间
输入脉冲。
t
秋天
(输入下降时间) :
的80 % ,而位于该后缘的20%点之间所经过的时间
输入脉冲。
t
PLH
(时间延迟,瑞星) :
对输入的前缘的1.5V点之间所经过的时间
脉冲和任何抽头输出脉冲的前沿的1.5V点。
t
PHL
(延时,下降) :
对输入的后沿的1.5V点之间所经过的时间
脉冲和任何抽头输出脉冲的后沿的1.5V点。
5 6