DS1007
7-1硅延迟线
www.dalsemi.com
特点
引脚分配
全硅延时
IN1
1
16
IN3
7个独立的缓冲延迟
OUT1
2
15
OUT3
延迟公差± 2纳秒
四个可延迟3纳秒之间的自定义设置
IN4
IN2
3
14
IN3
IN1
1
16
和10ns
OUT2
4
13
OUT4
OUT3
OUT1
15
2
三种延迟9纳秒之间的自定义设置
14
3
IN4
IN2
V
CC
GND
5
12
和40纳秒
OUT4
4
OUT2
13
OUT7
11
IN5
6
5
GND
V
CC
12
延迟是稳定和精确
OUT7
6
IN5
11
OUT5
7
10
经济
IN7
7
IN7
10
OUT5
自动地插入，扁平
9
IN6
8
OUT6
IN6
8
OUT6
9
表面贴装16引脚SOIC
DS1007 16引脚DIP （ 300密耳）
DS1007S 16引脚SOIC
低功耗CMOS
见机甲。图科
(300-mil)
TTL / CMOS兼容
见机甲。图科
气相，红外，波焊
定制各种规格可用
引脚说明
快速原型转
IN1 - IN7
- 输入
输出1 - OUT7 - 输出
GND
- 地面
V
CC
- +5伏
描述
在DS1007 7合1硅延迟线提供由达拉斯设置七个独立的延迟时间
半导体客户的规范。该延迟时间可以从3纳秒被设置为40毫微秒用
精度
±2
ns的温度为室温。该设备是在两个16引脚DIP和16引脚SOIC封装提供。
由于DS1007是全硅解决方案，更好的经济性和可靠性相比，实现了
采用混合动力技术的老方法。在DS1007再现输入逻辑状态后的输出
固定延迟。 Dallas Semiconductor公司可以定制标准产品，以满足特殊需要。对于特殊
要求快速交货，请致电（ 972 ） 371-4348 。
1 6
111799
DS1007
逻辑图
图1
PART数目的延迟表（T
PLH
)
表1
产品编号
OUT1
OUT2
OUT3
OUT4
OUT5
OUT6
OUT7
DS1007-1
3ns
4ns
5ns
6ns
9ns
13ns
18ns
DS1007-2
4
6
8
10
12
14
16
DS1007-3
3
3
3
3
10
10
10
DS1007-4
4
4
4
4
12
12
12
DS1007-5
5
5
5
5
15
15
15
DS1007-6
6
6
6
6
20
20
20
DS1007-7
7
7
7
7
25
25
25
DS1007-8
8
8
8
8
30
30
30
DS1007-9
9
9
9
9
35
35
35
DS1007-10
10
10
10
10
40
40
40
DS1007-11
3
4
6
8
10
12
14
DS1007-12
3
4
6
8
10
15
20
DS1007-13
3
4
6
8
12
15
20
DS1007-14
7
7
7
7
9
9
9
自定义的延迟提供。出1至输出4可以从3到10纳秒（前缘可以定制设置只
精度） 。 5 ，通过了7可以从9到40纳秒（前沿和后沿精度）进行设置。
2 6
DS1007
注意事项：
1.所有电压以地为参考。
2.测量与产出开放。
3. V
CC
= 5V @ 25°C 。关于延迟在上升沿准确
±2
NS 。
4.请参阅下面的测试条件。
5.所有的输出延迟在相同的速度输出趋于变化单向随温度或电压
范围（即，如果超出2减慢，所有其它输出也慢下来） 。
6.时期规格可能超标;然而，精度将应用敏感（去耦，
布局等）。
7. t
PU
= 0毫秒输出1 ，通过了4 。
术语
期限：
第一脉冲的前沿和的前缘之间所经过的时间
下面的脉搏。
t
WI
（脉冲宽度） ：
经过时间上的1.5V点之间的脉冲对所述前缘和
在后缘，或后缘的1.5V点和主导的1.5V点1.5V点
边缘。
t
上升
（输入上升时间） ：
的20％ ，而位于该前边缘的80％的点之间所经过的时间
输入脉冲。
t
秋天
（输入下降时间） ：
的80 ％ ，而位于该后缘的20％点之间所经过的时间
输入脉冲。
t
PLH
（时间延迟，瑞星） ：
对输入的前缘的1.5V点之间所经过的时间
脉冲并在相应的输出脉冲的前沿的1.5V点。
测试设置说明
图3示出用于测量在DS1007的定时参数的硬件配置。
输入波形是通过在软件控制下一个精确的脉冲发生器产生的。时间延迟是
通过连接在输入和各输出之间的时间间隔计数器（20 ps分辨率）进行测定。每
输出被选择并连接到由甚高频开关控制单元中的计数器。所有测量都是完全
自动化的，由中央计算机通过IEEE 488总线控制每种乐器。
5 6
QQ：2881677436 复制
