DP8571A定时器时钟外设（ TCP ）
1993年5月
DP8571A定时器时钟外设（ TCP ）
概述
该DP8571A是用于基于微处理器使用
在需要进行多任务处理的数据信息系统
记录或当天的最新信息该装置一般时间
在低电压硅栅microCMOS实现技
术中备用电池提供低待机功耗恩
vironments该电路的结构是这样的，它看起来
像的存储器或IO端口的连续数据块的地址
空间组织为32 2软件可选择的页面
字节这包括控制寄存器的时钟国家
TER值报警比较RAM的定时器及其数据
RAM和时间保存任何RAM的内存位置
那些没有被用于其预期目的可以是
作为通用CMOS RAM
时间和日期被保持为1 100的第二到
年，闰年的BCD格式12或24小时模式
日一个月的工作日一年柜台和天都
提供的时间是由一个片上晶体振荡器的控制
仅需要加入的晶体和两个电容器的
晶振频率的选择是选择方案
两个独立的多功能10 MHz的16位定时器是
在四种模式中提供了这些定时器操作每个都有其
自己的预分频器，可以选择任意7可能的时钟输入
从而通过编程输入时钟和计时器国家
之三值范围极广的定时持续时间可
取得的范围是从约400毫微秒（4- 915MHz的振荡
荡器），以65535秒（ 18小时12分钟）
电源故障逻辑和控制功能已integrat-
ED芯片这个逻辑所使用的TCP发出一个电源故障
中断并锁定了
mp
接口时电源出现故障
可能会记录到RAM中时， V自动
BB
l
V
CC
另外两个电源引脚提供了当V
BB
l
V
CC
内部电路会从自动切换
提供主电源给电池供电状态位
以表示对动力电池系统的功率初次申请
和低电压检测
（续）
特点
Y
Y
Y
Y
Y
Y
全功能的实时时钟日历
12 24小时制计时
本周日的年专柜和天
四种可选振荡器频率
并联谐振振荡器
两个16位定时器
10MHz的外部时钟频率
可编程多功能输出
灵活的重新触发设施
掉电功能
内部电源开关，外接电池
电源母线故障保护
自动登录的时间为停电RAM
芯片的中断结构
周期性的闹钟定时器和电源故障中断
最多44个字节的CMOS RAM中
MFO INTR引脚可编程的高，低和推挽
或漏极开路
框图
TL F 9979 - 1
图1
TRI- STATE是美国国家半导体公司的注册商标。
C
1995年全国半导体公司
TL F 9979
RRD - B30M75印制在U S A
绝对最大额定值
（注1
2)
操作条件
电源电压（V
CC
） （注3）
电源电压（V
BB
） （注3）
DC输入或输出电压
(V
IN
V
OUT
)
民
最大
单位
45
55
V
b
0 4
2 2 V
CC
V
00
V
CC
a
85
如果是用于军事航空领域的专用设备是必需的
请向美国国家半导体销售
办公经销商咨询具体可用性和规格
电源电压（V
CC
)
直流输入电压（V
IN
)
直流输出电压（V
OUT
)
存储温度范围
b
0至5V
a
7 0V
b
0 5V至V
CC
a
0 5V
b
0 5V至V
CC
a
0 5V
b
65℃，以
a
150 C
V
C
kV
b
40
工作温度（T
A
)
ELECTR静电放电额定值待定
1
15 200
功率耗散（ PD ）
引线温度（焊接10秒）
500毫瓦
260 C
晶体管数量
典型值
i
JA
DIP
i
JA
PLCC
板
插座
板
插座
77 C宽
85 C宽
DC电气特性
V
CC
e
5V
g
10% V
BB
e
3V V
PFAIL
l
V
IH
C
L
e
100pF的（除非另有规定）
符号
V
IH
V
IL
V
OH
V
OL
I
IN
I
OZ
I
LKG
I
CC
参数
高电平输入电压
（注4 ）
低电平输入电压
高电平输出电压
（不包括OSC OUT ）
低电平输出电压
（不包括OSC OUT ）
输入电流（除OSC IN）
输出三态电流
输出高泄漏电流
T1 MFO INTR引脚
静态电源电流
（注7 ）
条件
任何输入，除了OSC IN
OSC与外部时钟
所有的输入，除了OSC IN
OSC与外部时钟
I
OUT
E B
20
mA
I
OUT
E B
4 0毫安
I
OUT
e
20
mA
I
OUT
e
4 0毫安
V
IN
e
V
CC
或GND
V
OUT
e
V
CC
或GND
V
OUT
e
V
CC
或GND
输出开漏
F
OSC
e
32 768千赫
V
IN
e
V
CC
或GND （注5 ）
V
IN
e
V
CC
或GND （注6 ）
V
IN
e
V
IH
或V
IL
（注6 ）
F
OSC
e
4 194304 MHz或
4 9152兆赫
V
IN
e
V
CC
或GND （注6 ）
V
IN
e
V
IH
或V
IL
（注6 ）
I
CC
静态电源电流
（单电源模式）
（注7 ）
V
BB
e
GND
V
IN
e
V
CC
或GND
F
OSC
e
32 768千赫
F
OSC
e
4 9152 MHz或
4 194304兆赫
V
CC
e
GND
OSC OUT
e
开路
其它引脚
e
GND
F
OSC
e
32 768千赫
F
OSC
e
4 9152 MHz或
4 194304兆赫
2 2V
s
V
BB
s
4 0V
其它引脚的GND
V
CC
e
GND V
BB
e
4 0V
V
CC
e
5 5V V
BB
e
2 2V
V
CC
b
0 1
35
01
0 25
g
1 0
g
5 0
g
5 0
民
20
V
BB
b
0 1
最大
单位
V
V
08
01
V
V
V
V
V
V
mA
mA
mA
mA
mA
mA
mA
mA
260
10
12 0
8
20
80
75
mA
mA
I
BB
待机模式下电池
电源电流
（注8）
10
400
mA
mA
I
BLK
电池供电泄漏
15
b
5
mA
mA
注1
绝对最大额定值超出该设备损坏可能会发生这些值
注2
除非另有说明，所有电压参考地
注3
适用于F
OSC
e
4 194304或4个9152 MHz的V
BB
最低
e
2 8V在电池供电模式下V
BB
s
V
CC
b
0 4V单电源模式下数据保持电压
2 2V分在单电源模式（电源连接到V
CC
针） 4 5V
s
V
CC
s
5 5V
注4
这个参数（V
IH
）不同时测试所有引脚上
注5
该规范的测试我
CC
与所有电源失效禁用寄存器1设置中断控制D7为0电路
注6
该规范的测试我
CC
与所有电源通过寄存器1设置中断控制D7到1次失败使电路
注7：
本规范是既通过的测试寄存器的信号发生器的内容驱动的定时器和OSC IN测试
e
00 （H ）的MFO脚不
配置为缓冲振荡器出来， MFO INTR被配置为漏极开路
注8
本说明书是用两个定时器关闭，对测试寄存器仅OSC IN是由一个信号发生器驱动的含量测试
e
00 （ H）和MFO
销没有被配置为缓冲振荡器出来
2
AC电气特性
V
CC
e
5V
g
10% V
BB
e
3V V
PFAIL
l
V
IH
C
L
e
100pF的（除非另有规定）
符号
读时序
t
AR
t
RW
t
CD
t
RAH
t
RD
t
DZ
t
RCH
t
DS
写时序
t
AW
t
WAH
t
CW
t
WW
t
DW
t
WDH
t
WCH
中断时序
t
卷
时钟过渡到INTR的是典型的16 5
ms
地址有效写选前
写选后的地址保持（注10 ）
芯片选择到结束写选的
写选通脉冲宽度（注11 ）
数据有效到写选结束
写选通后数据保持（注10 ）
写选通后，片选保持
20
3
90
80
50
3
0
ns
ns
ns
ns
ns
ns
ns
有效解决之前，读选通
读选通脉冲宽度（注9 ）
片选到数据有效时间
后读（注10 ）地址保持
读选通到有效数据
阅读或片选来TRI- STATE
读选通后，片选保持
读或写访问的最小无效时间
0
50
3
70
60
20
80
80
ns
ns
ns
ns
ns
ns
ns
ns
参数
民
最大
单位
注9
读选通脉冲宽度，在所读出的时序表中所用被定义为周期当两个芯片选择和读取输入低因此读取时开始
两个信号变低并终止时，无论信号返回高
注10
保持时间是由设计保证，但未经生产测试此限制不用于计算离任的质量水平
注11
写选通脉冲宽度的写入时序表中所用被定义为周期当两个片选和写输入是低的。因此写开始时
两个信号变低并终止时，无论信号返回高
AC测试条件
输入脉冲电平
输入上升和下降时间
输入和输出
参考电平
TRI- STATE参考
水平（注13 ）
GND至3 0V
6毫微秒（10 ％-90％）
1 3V
高电平有效
a
0 5V
低电平有效
b
0 5V
注12
C
L
e
100 pF的包括夹具和范围电容
注13
S1
e
V
CC
积极从低到高阻抗测量
S1
e
GND为高电平高阻抗测量
S1
e
开放所有其他定时测量
电容
(T
A
e
25 C
符号
C
IN
C
OUT
参数
（注14 ）
输入电容
f
e
1兆赫）
TL F 9979 - 2
典型值
5
7
单位
pF
pF
输出电容
注14
这个参数不是100 ％测试
注15
输出上升时间和下降时间25 ns（最大值） （ 10 ％ -90 ％） ，100 pF负载
3
QQ：2880707522 复制
