DP8428 NS32828 DP8429 NS32829
1兆比特的高速动态RAM控制器驱动程序
1991年9月
DP8428 NS32828 DP8429 NS32829
1兆比特的高速动态RAM控制器驱动程序
概述
该DP8428和DP8429 1M DRAM控制器驱动程序是
旨在提供'无等待状态' CPU接口到DY-
高达8兆动力学的RAM阵列，以及较大的
DP8428和DP8429是专为32位和16位系
统要求分别这两款器件均制作
采用美国国家半导体的全新氧化物隔离先进的低功耗
肖特基（ ALS）方法和用途设计技术，其中
使他们能够显著外的所有其它LSI或解散
在集成度和功耗的速度等级混凝土的替代品
消费
每个器件都集成了以下关键1M DRAM CON-
一个单片器件上的控制器功能的超精密
延迟线9位刷新计数器落空行列
和银行选择输入锁存行列地址mux-
荷兰国际集团的逻辑板载高容性负载RAS CAS写
启用和地址输出驱动器和精确的控制显
上述所有NAL时机
为了为'真''最坏的情况下指定的每个器件的工作
荷兰国际集团条件的所有时序参数都保证，而
芯片被找到88的DRAM的电容性负载includ-
荷兰国际集团走线电容，芯片的延迟时序逻辑使
利用这使AC专利的新的延迟线技术
歪斜
g
3纳秒，在整个V
CC
范围
g
10％和温
的温度范围内
b
55 ℃
a
125℃的DP8428和
DP8429保证最大拉津到CASOUT延迟
80纳秒或70纳秒，甚至在驾驶时有8 MB的存储阵列
纠错校验位包括两种速度选择 -
这些设备中的编辑选项显示在所述开关
本文档的特性部分
（续）
特点
Y
Y
Y
Y
Y
Y
Y
Y
使得DRAM的接口和更新任务出现虚拟轴
盟友透明的决策的DRAM那样容易的CPU
如使用静态RAM
专门设计来消除CPU等待状态达
10 MHz或超越
消除了显著板20个分立元件
地产降低系统功耗节省和
消除芯片到芯片的AC偏移
机载超精密延迟线
板载高容性RAS CAS WE和地址
司机（指定直接驱动88的DRAM ）
AC直接寻址多达8个字节指定
低功耗高速双极性氧化物隔离工艺
向下的引脚和功能与兼容256K
DRAM控制器驱动程序DP8409A DP8417 DP8418
和DP8419
目录
Y
Y
Y
Y
Y
Y
Y
系统和设备的方框图
推荐配套组件
设备连接图和引脚定义
设备的差异DP8428 VS DP8429
操作模式
（描述和时序图）
应用说明和示意图
交直流电气规格时序图和
测试条件
系统框图
TL F 8649 - 1
TRI- STATE是美国国家半导体公司的注册商标。
PAL是一个注册商标，并许可与单片存储器公司使用
C
1995年全国半导体公司
TL F 8649
RRD - B30M105印制在U S A
概述
（续）
凭借着四个独立的RAS输出和10复
地址输出DP8429可以支持最多四家银行
为64K 256K或1M的DRAM两张银行选择引脚B1和
B0的解码过程中，激活的RAS信号中的一个
访问离开三无选择的银行在
待机模式（工作功率的不到十分之一）
在三态DP8428的一家银行数据输出
选择引脚B1能够自动2银行一个应答过程中
塞斯以32位提供了一个最佳的接口MI-
croprocessors
该DP8428和DP8429各有两个模式选择引脚
允许两个刷新模式和两种接入模式重新
新鲜和存取定时既可以从外部进行控制的
自动或自动模式只需要最少的
输入控制信号的
刷新计数器的片上和复用行
和列输入其内容显示在地址输出
放DP8428或DP8429的任何更新过程中，并
增加在完成刷新行纵队
和银行地址锁存器也是片上但是，如果
地址输入到DP8428和DP8429有效吞吐量
出了接入时间，这些锁存器也可以工作
海关在秋天通过模式
每款器件是无论是在52引脚陶瓷DIP或可
低成本JEDEC标准的68引脚塑料芯片载体
（PCC）的包
功能方框图
DP8429
TL F 8649 - 2
2
功能方框图
（续）
DP8428
TL F 8649 - 3
系统配套组件
设备
DP84300
DP84412
DP84512
DP84322
DP84422
DP84522
DP84432
DP84532
DP8400-2
DP8402A
功能
可编程刷新定时器DP84xx DRAM控制器
NS32008 16 32 DP8409A 17 18 19 28 29接口
NS32332到DP8417 18 19 28 29接口
68000 08 10至DP8409A 17 18 19 28 29接口（高达8MHz ）
68000 08 10至DP8409A 17 18 19 28 29接口（高达12 5 MHz）的
68020至DP8417 18 19 28 29接口
8086 88 186 188对DP8409A 17 18 19 28 29接口
80286到DP8409A 17 18 19 28 29接口
16位扩展的错误检查器校正器（ E2C2 ）
32位错误检测和校正（ EDAC ）
3
连接图
双列直插式封装
双列直插式封装
TL F 8649- 4
TL F 8649 - 5
订单号DP8428D - 70 DP8428D - 80或
DP8429D - 70 DP8429D -80
见NS包装数D52A
塑料芯片载体封装
塑料芯片载体封装
TL F 8649- 6
TL F 8649 - 7
订单号DP8428V - 70 DP8428V -80 ，或
DP8429V - 70 DP8429V -80
见NS包装数V68A
4
DP8428 VS DP8429
该DP8428动态RAM控制器驱动程序是
相同，不同之处的两个功能的DP8429
差异纳入改善了32位性能
微处理器
1）引脚28 （ B1）用于启用禁用对RAS的输出
看跌期权和引脚29 （ B0的DP8429 ）是一个无连接
当B1低RAS0和RAS1启用，使得
他们都变低时进行的访问时B1高
RAS2和RAS3启用此功能非常有用，当
因为每个RAS驱动的32位或更多位的话会
被找到只有一个半字通过分配的
负载上的每个RAS线以这种方式DP8428将满足
同样的交流规范驾驶2家银行的32的DRAM
每一个为DP8429不开车4组，每组有16位
2 ）可在DP8429隐藏刷新功能有
为了减少被禁用的DP8428
的设置时间从CS必要的量要低
拉津变低时DRAM的存取此参
ETER叫吨
CSRL1
是5纳秒的DP8428 ，而这是
34纳秒的DP8429隐藏刷新功能AL-
lowed系统性能只有非常小的增加
在10MHz及以上的微处理器的频率
R0 -R9行地址输入
C0 - C9地址栏输入
Q0- Q9复用地址输出 -
这个地址是
从行地址选择输入锁存列
地址输入锁存器或刷新计数器
拉津行地址选通输入 -
拉津直接CON组
指令对所选的RAS输出时在接入模式和
在隐藏或外部刷新所有RAS输出
R C （ RFCK ） -
在自动模式下该引脚为外部
刷新时钟输入1的刷新周期应该执行
每个时钟周期，在外部存取模式是行
列选择输入这使得无论是行或列
地址输入锁存到输出的总线
Casin酒店（ RGCK ） -
在自动模式下该引脚为RAS
生成的时钟输入在外部访问模式下，它是
列地址选通输入直接控制CAS
一旦列上的地址输出启用
ADS地址（LATCH ）选通输入 -
行地址协作
UMN地址和银行选择锁存器秋天，通过与
ADS高闭锁发生在ADS的高到低转换
CS片选输入 -
当高CS禁用所有AC-
正如事实刷新然而，在这两种模式0和1不
受此销
M0 M2 （ RFSH ）模式控制输入 -
这些引脚选择
该DP8429的四种可用的操作模式之一
（见表III ）
RFI 0刷新输入输出 -
在自动模式下此引脚
是的刷新请求其输出变为低电平以下RFCK
这说明了虽然RFCK进行任何隐藏刷新
是高当该引脚设置为低电平由外部门
片上刷新计数器复位为全零
WIN写使能输入
WE写使能输出 -
WE WIN如下无条件
RAHS行地址保持时间选择 -
选择
t
RAH
由DP8428或DP8429延迟线被保证
以允许使用的快或慢的DRAM
CAS列地址选通输出 -
在模式5，并在
模式4 RC之前Casin酒店低变低中科院云
低后自动列地址是有效的
地址输出在模式4 CAS如下Casin酒店直接自动对焦
遥控器变低，允许四位访问CAS是AL-
如何在刷新高
RAS 0-3行地址选通输出 -
启用
在一个RAS的输出（见表Ⅱ）如下拉津直接
访问期间刷新所有RAS输出启用
引脚德网络nitions
V
CC
GND GND
b
V
CC
e
5V
g
10%
三个供给
引脚都被分配到封装到中心
降低电压降直流和交流有两种
接地管脚以减小低电平的噪声。第二
接地引脚距离V两个引脚
CC
这样的去耦
电容器可直接插入旁边这些引脚是
重要的是要适当地分离该装置因
这将发生在所有的10个地址的高开关电流
位在相同的方向同时改变甲recom-
修补解决方案将是一个1
mF
多层陶瓷电容
器中使用低电压的钽电容器并联两
连接尽可能接近到GND和V
CC
减少
引线电感见下图
TL F 8649 - 8
的电容值应根据特定的应用来选择
5
QQ：2880707522 复制
