DP83957 10兆s转发信息库
初步
1995年6月
DP83957 10兆s转发信息库
概述
该DP83957直放站信息库' RIB '允许EF -
fective实施管理的多端口为10 Mb s
以太网中继集线器的设备支持所有neces-
萨利端口属性为IEEE 802标准3K （层
管理10兆s基带中继器） DE-这
副旨在与中继接口接口
控制器（ DP83950 2 ），并收集属性以每个
每个端口的数据包的基础
该DP83957通过收集管理属性
DP83950 2管理总线，存储在该信息
一个外部SRAM的DP83957可以被编程为
收集信息长达两个DP83950 2上的共享
管理总线也可在专门的一种中
DP83957每DP83950 2架构的存储属性
在外部SRAM可以通过很容易地访问
通过一个8位地址数据复用总线DP83957
特点
Y
Y
Y
Y
Y
Y
Y
Y
Y
完全IEEE 802兼容1992 3K-月
支持最多两个DP83950 2
支持通用1K ×8或2K ×8的SRAM变
达45纳秒的存取时间
保证至少有一个属性的微访问
处理器中最繁忙的网络场景
流水线结构加工背靠背
帧
支持可屏蔽中断的状态和错误重
在共享中断引脚移植
检测和DP83950管理的通知
总线错误
检测和属性的溢出通知国家
TER值
80引脚PQFP封装
1 0系统图
TL F 12437 - 1
TRI- STATE是美国国家半导体公司的注册商标。
C
1995年全国半导体公司
TL F 12437
RRD - B30M105印制在U S A
3 0引脚说明
3 1个CPU接口
该CPU接口是一个通用的8位地址数据复用总线的异步接口要求的最低胶合逻辑
信号名称
CS
RD
WR
ALE
INT
A D 70
TYPE
摄氏度
摄氏度
摄氏度
我知道了
z对于C
O I z对于C
活跃
低
低
低
高
低
描述
芯片选择
该芯片选择是由系统生成的选择DP83957的寄存器
片选必须保持有效的整个周期
读
读数据选通该系统声称该引脚为低电平读取DP83957寄存器
写
写数据选通该系统声称该引脚为低电平写入DP83957寄存器
ALE
地址锁存使能系统需要驱动该通知DP83957有
是地址数据总线上的有效地址
打断
表示一个中断（如果允许）是从设置中的来源之一待定
中断状态寄存器
地址数据总线
8位复用CPU的地址数据总线
3 2 SRAM接口
SRAM接口用于将DP83957连接到外部的SRAM的DP83957支持任一个1K ×8或2k个×8位
SRAM SRAM接口可以支持为25 ns至45 ns的SRAM的访问时间
信号名称
SRD 7 0
SRA 13 0
SRW
SROE
TYPE
I Z
摄氏度
我知道了
我知道了
低
活跃
描述
SRAM数据总线
此数据总线应直接连接到外部SRAM
SRAM地址总线
此地址总线应直接连接到一个1K ×8或2k个×8个
SRAM地址输入
SRAM读写
高水平的信号指示读和一个低电平信号表示
写周期
SRAM输出使能
这应该被直接连接到外部SRAM输出
启用
4
3 0引脚说明
（续）
3 3管理总线接口
管理总线接口提供了输入从DP83950或DP83952管理总线的DP83957
直接连接到DP83950或DP83952或者通过依赖于中继器设计缓冲器（参考DP83950数据
表）
所述管理总线是一个NRZ总线，它提供了必要的信息提供给DP83957 ，以便它可以装配端口
在每个端口的每个数据包的基础属性
信号名称
MRXC
MRXD
TYPE
我知道了
我知道了
活跃
描述
管理接收时钟
当断言这个信号提供时钟信号
该MRXD串行数据流的MRXD信号，在这个时钟的下降沿被改变
管理接收数据
当断言这个信号提供了一个串行数据流
在NRZ格式的数据流是由所述分组数据和DP83950 2状态
信息
高或低
（可选）
管理载体SENSE
当断言这个信号提供了一个活动框架
使串行输出数据流（ MRXD ）
MCRS
我知道了
3 4其他引脚
信号名称
CLK
RESET
水库
V
CC
GND
I
I
TYPE
我知道了
我知道了
低
活跃
描述
时钟
40MHz的时钟为内部状态机，该时钟不影响
异步CPU接口，该时钟可以直接从DP83950 2得到
RESET
该DP83957复位时，该信号为低电平触发该信号将导致所有
状态机和寄存器进入复位状态
版权所有
保留为无连接
V
CC
a
5V电源
GND
返回地
3 5针型号名称
TYPE
I
O
Z
I O
C
输入缓冲器
产量
高阻抗状态
具有高阻抗能力的双向缓冲器
CMOS输入或输出
描述
5
QQ：2881677436 复制
