DP83901A SNIC串行网络接口控制器
1995年11月
DP83901A SNIC
串行网络接口控制器
概述
该DP83901A串行网络接口控制器（ SNIC ）是
一个microCMOS VLSI器件的设计，方便implementa-
CSMA光盘局域网和灰这些包括以太网
网（ 10BASE5 ）细缆以太网（ 10BASE2 ）和双绞线
以太网（10BASE- T）的总的SNIC解决方案提供了
的媒体访问控制（MAC）和编码，解码
在根据IEEE 802 3标（ ENDEC ）函数
DARD
集成ENDEC模块允许曼彻斯特式编码
荷兰国际集团以及经由差动收发器和相位解码
在10兆比特秒锁定回路还包括一个碰撞检测
翻译和诊断环回功能（续）
特点
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
兼容IEEE 802 3 10BASE5 10BASE2
10BASE-T
双16字节DMA通道
16个字节的内部FIFO
网络统计信息存储
支持物理多播和广播地址
筛选
10兆位每秒曼彻斯特编码和解码加
时钟恢复
无需外部精密部件
高效的缓存管理实施
发射机可以被选择用于半双工或全双工步进模式
综合静噪的接收和碰撞对
3级回环的支持
采用独立的系统和网络时钟
锁定时间5位典型
曼彻斯特解码的数据高达
g
18 ns的抖动
1 0系统图
TL F 10469 - 1
TRI- STATE是美国国家半导体公司的注册商标。
C
1995年全国半导体公司
TL F 10469
RRD - B30M115印制在U S A
概述
（续）
该MAC功能（ NIC）提供了简单，高效的封装
等的发送和接收控制用的独特装置
双DMA通道和一个内部FIFO总线仲裁
和内存控制逻辑集成，以减少电路板
成本和面积开销
SNIC用于与DP8392同轴反式结合
ceiver接口（ CTI ）提供了全面的2芯片解决方案
重刑IEEE 802 3网络，是专为方便跨
面对最新的10BASE-T收发器
由于CMOS工艺的固有约束间隔离
化，需要在用于差分信号接口
10BASE5和10BASE2应用电容或电感
略去隔离，可以使用
目录
1 0系统图
2 0引脚说明
3 0框图
4 0功能说明
5 0发送接收数据包
封装解封
6 0直接存储器访问控制（ DMA）的
7 0数据包接收
8 0分组传输
9 0远程DMA
10 0内部寄存器
11 0初始化过程
12 0环回诊断
13 0总线仲裁
14 0初步电气特性
15 0开关特性
16 0 AC时序测试条件
17 0物理尺寸
接线图
TL F 10469 - 2
顶视图
订单号DP83901AV
见NS包装数V68A
2
引脚说明
针无
引脚名称
I O
描述
总线接口引脚
2
珠三角
O
端口读
在存储器写周期上启用本地总线从外部锁存数据
本地存储器（远程写操作）这允许数据从所述异步传输
系统存储器到本地存储器
注册地址
四个引脚被用来选择一个寄存器被读出或写入的
这些输入状态被忽略时，网卡是不是在从模式（ CS高）
地址数据复用总线
注册与访问DMA不活跃CS为低电平和ACK从SNIC返回引脚AD0 - AD7是
用于读取和写入数据寄存器AD8 - AD15浮在IO传输SRD SWR引脚
用于选择传输方向
总线主机返回前页断言
在记忆周期AD0 T1 - AD15包含地址
在T2 T3 T4 AD0 - AD15包含数据（字传输模式）
在T2 T3 T4 AD0 - AD7包含数据AD8 - AD15包含地址（字节传送模式）
转移的方向指示的SNIC水利部MRD线
地址选0
输入与DMA无效， CS为低电平锁存器RA0 - RA3输入，在下降沿如果高数据
目前在RA0 - RA3将流经锁存器
当输出总线主锁存地址位（ A0 -A15 ），以DMA在外部存储器
转帐
芯片选择
片选控制器放置在从属模式
mP
访问内部寄存器
必须经过的总线周期RA0- RA3的数据部分有效用于选择内部
注册SWR和SRD选择数据传送的方向
MASTER写选通
（选通DMA传输）
在写周期低电平有效（ T2 T3 TW ），以缓冲存储器的上升沿与重合
有效的输出数据三态的存在，直到返回断言
MASTER读选通
（选通DMA传输）
在读周期（ T2 T3 TW）缓冲存储器输入数据的Active必须在上升沿有效
MRD TRI -STATE直到返回断言
SLAVE写选通
从CPU频闪写了RA0选择一个内部寄存器 - RA3
数据锁存到SNIC在这个输入的上升沿
SLAVE读选通
从CPU频闪读取由RA0选择一个内部寄存器 - RA3
该寄存器的数据输出时的SRD变低
应答
低电平有效时SNIC授权访问CPU用来插入等待状态
CPU ，直到SNIC同步进行寄存器读或写操作
总线时钟
此时钟用来建立DMA存储器周期四个时钟的周期
周期（ T1 T2 T3 T4）每个DMA周期的DMA传输中使用可以由一个BSCK延长
使用READY输入增量
读确认
表明该系统DMA或主机CPU已经阅读置于数据
在外部锁存器由SNIC的SNIC将开始一个读周期来更新闩
端口写
选通脉冲用来锁存从SNIC数据到外部锁存器，用于传送到主机
在远程读取内存传输PWR的上升沿与存在重合
本地总线上的有效数据
准备
该引脚置为高电平期间DMA插入等待状态转移的SNIC将品尝这
在DMA传输的T3信号
3–6
7–17
19
22–25
RA0–RA3
AD0–AD15
I
I O
26
ADS0
I O
27
CS
O
28
水利部
O Z为
29
MRD
O Z为
30
31
32
34
SWR
SRD
确认
BSCK
I
I
O
I
36
37
RACK
PWR
I
O
38
准备
I
3
引脚说明
（续）
针无
引脚名称
I O
描述
总线接口引脚
（续）
39
PRQ ADS1
O Z为
PORT请求地址选1
32位模式如果LAS设置在数据配置寄存器此行编程
作为ADS1它用于选通地址A16 - A31到外部锁存器（ A16 - A31是
存储在RSAR0 RSAR1固定地址） ADS1将保持在三态，直到背
收到
16位模式如果LAS未在数据配置寄存器设置该线被编程为
PRQ和用于远程DMA传送SNIC发起一个远程DMA读或
通过触发该引脚在这种模式下PRQ写操作将是一个标准的逻辑输出
记
这条线将启动为三态，直到数据配置寄存器进行编程
40
后
I
总线应答
总线应答是一个积极的信号高，表明CPU有
授予总线的SNIC如果直接总线访问需要BREQ应与BACK
绑返回到V
CC
将导致死锁
总线请求
总线请求是用来请求总线DMA传输高电平有效信号
当FIFO需要维修时，这个信号被自动生成
RESET
复位是低电平有效，并将SNIC在复位立即没有包
发送或通过SNIC直到收到STA位被置位影响命令寄存器中断
屏蔽寄存器数据配置寄存器和发送配置寄存器SNIC会
内执行10 BSCK周期和TXC周期复位
打断
表明SNIC需要接收或发射后CPU关注
DMA完成传输的中断，通过写ISR （中断服务清除
注册）所有中断屏蔽
写确认
从系统到SNIC发出，表明数据已经被写入到
外部锁存器的SNIC将开始写周期以放置在本地存储器中的数据
41
65
BREQ
RESET
O
I
67
INT
O
68
WACK
I
网络接口引脚
42
43
46
47
TX
b
TX
a
TEST
SEL
O
I
I
发送输出
差动驱动器，其发送已编码的数据发送到收发信机的
输出是需要270X下拉电阻源极跟随器
工厂测试输入
用于检查在正常接低电平芯片的内部功能
手术
模式选择
当高发射
a
和发送
b
处于空闲状态相同的电压
当低发射
a
为正相对于发射
b
在空闲状态下，在变压器的
主
外部振荡器输入
地面X2
这在通常应连接到地它可以使用一个晶体
使用X1和X2 GND如果某些预防措施，采取跟国家振荡器
安森美半导体的更多信息
工厂测试输入
对于连接到V正常运行
CC
当低使ENDEC
的SNIC模块的模块进行独立测试
接收输入
接收差分输入对从收发器
碰撞输入
从收发信机差动碰撞对输入
50
51
X1
GND X2
I
O
56
60
61
62
63
SNISEL
RX
b
RX
a
CD
b
CD
a
I
I
I
4
QQ：2880707522 复制
