【DP83821 10/100/1000 Mb / s的PCI以太网网络接口控制器初步2001年2月D】,IC型号DP83821VUW,DP83821VUW PDF资料,DP83821VUW经销商,ic,电子元器件-51电子网

DP83821 10/100/1000 Mb / s的PCI以太网网络接口控制器

初步

2001年2月

DP83821

10/100/1000 Mb / s的PCI以太网网络接口

调节器

- 虚拟局域网（ VLAN）和长帧支持。 VLAN标签

用于发送数据包的插入支持。 VLAN标签

检测和删除的接收数据包

- 802.3X全双工流控，包括自动

暂停帧的基础上的Rx FIFO发送

门槛

- IPv.4校验任务卸货。支持校验

生成和验证IP ， TCP协议和UDP报头

- 802.1D和802.1Q优先级队列支持。支持

在两个多优先级队列发送和接收

方向。

- 极其灵活的接收数据包的过滤，包括：单

完美解决过滤器最高位掩码，广播，

2048进入组播/单播哈希表，深度包

模式匹配长达4个独特的模式。

- 统计数据收集支持RFC 1213 （ MIB II ）中，

RFC 1398 （以太一样，MIB）， IEEE 802.3 LME ，减少

CPU开销进行管理。

- 内部8 KB发送和32 KB的接收数据FIFO

- 支持巨型数据包

- 带自动加载配置数据的串行EEPROM接口

从EEPROM上电时

- 闪存/ PROM接口，可远程启动支持

- 10/100/1000 Mb / s的数据传输速率全双工支持

208引脚PQFP封装

低功耗CMOS设计

- 3.3V供电的I / O与5V容限输入

- JTAG边界扫描支持

概述

DP83821是一个单芯片的10/100/1000 Mb / s以太网

控制器的PCI总线。它是针对高

性能适配卡和主机板。该

DP83821完全实现了V2.2 33 MHz的32位PCI总线

接口与电源管理主机的通信

支持。包描述符和数据通过传输

总线控制，减少了主机CPU的负担。该

DP83821可以支持全双工10/100/1000 Mb / s的

发送和接收。

特点

- 符合IEEE 802.3标准， 33兆赫， 32位PCI V2.2

MAC / BIU支持的数据传输速率为1 Mb / s到1000 Mb / s的。

这使得传统的10 Mb / s以太网，支持100

Mb / s的快速以太网，以及1000 Mb / s的千兆

以太网。

- 灵活的，可编程的总线主控 - 高达突发流量大小

256双字（ 1024字节）

- BIU符合PC 97和PC 98硬件设计

导游， PC 99硬件设计指南草案， ACPI 1.0 ，

PCI电源管理规范V1 ， OnNow的

设备类电源

管理参考

规格 - 网络设备类V1.0A

- 网络唤醒（ WOL ）支持符合PC98 ，

PC99和OnNow的，包括定向数据包，魔术

包带SecureOn ， ARP数据包，模式匹配

包，和PHY的状态变化

- GMII / MII提供了IEEE 802.3标准接口

支持10/100/1000 Mb / s的物理层器件

- 10位接口（ TBI）的支持1000BASE -X的

系统框图

PCI总线

男二号

P83821

克间二

1 0 / 1 0 0 / 1 0 0 0 M B / S

PHY

E E P R 0 M（ O·P TIO N A L ）

B O O吨，R 0 M（ O·P TIO N A L ）

2001年美国国家半导体公司

www.national.com

1.0连接图

RXCLK/RXPMACLK1

TXCLK/RXPMACLK0

TXER/TXD9

TXEN/TXD8

TXD7/MA15

TXD6/MA14

VDDIO

VSSIO

TXD5/MA13

TXD4/MA12

TXD3/MA11

TXD2/MA10

VDDIO

VSSIO

TXD1/MA9

TXD0/MA8

GTXCLK / TXPMACLK

MDIO

MDC

REF125

VDDIO

VSSIO

SPD1000

SPD100

PHYLNK

GP1DUP

GP5

GP4

GP3

GP2

AVDD

AVSS

OSCVDD

OSCVSS

COREVDD

COREVSS

MA7

MA6

MA5

VDDIO

VSSIO

MA4/EECLK

MA3/EEDI

MA2

MA1

MA0

156

155

154

153

152

151

150

149

148

147

146

145

144

143

142

141

140

139

138

137

136

135

134

133

132

131

130

129

128

127

126

125

124

123

122

121

120

119

118

117

116

115

114

113

112

111

110

109

108

107

106

105

104

103

102

101

100

RXD0

RXD1

RXD2

RXD3

VSSIO

VDDIO

RXD4

RXD5

RXD6

RXD7

RXDV/RXD8

RXER/RXD9

CRS / SIG_DET

COL

RXEN

PHYRSTN

COREVSS

COREVDD

PMEN

PCICLK

trstn

TCK

TMS

TDO

TDI

PCIVSS

INTAN

RSTn低电平有效

GNTN

REQN

PCIVDD

AD31

AD30

AD29

AD28

AD27

AD26

AD25

AD24

PCIVSS

CBEN3

IDSEL

AD23

AD22

PCIVDD

AD21

AD20

AD19

COREVSS

COREVDD

AD18

AD17

157

158

159

160

161

162

163

164

165

166

167

168

169

170

171

172

173

174

175

176

177

178

179

180

181

182

183

184

185

186

187

188

189

190

191

192

193

194

195

196

197

198

199

200

201

202

203

204

205

206

207

208

DP83821

千兆网卡

MD7

MD6

MD5

MD4/EEDO

VDDIO

VSSIO

MD3

MD2

MD1/CFGDISN

MD0/PMGDISN

MWRN

MRDN

MCSN

EESEL

COREVDD

COREVSS

CLKRUNN

3VAUX

PWRGOOD

PCIVIO

SPECIALLO

PCIVDD

SPECIALLO

PCIVSS

SPECIALLO

PCIVDD

SPECIALLO

PCIVSS

SPECIALLO

PCIVDD

SPECIALLO

PCIVSS

SPECIALLO

AD16

CBEN2

PCIVSS

FRAMEn

irdyn

trdyn

PCIVDD

DEVSELN

STOPN

perrn

serrn

PAR

CBEN1

AD15

AD14

PCIVSS

AD13

AD12

AD11

PCIVDD

AD10

AD9

AD8

CBEN0

AD7

AD6

PCIVSS

AD5

AD4

PCIVDD

AD3

AD2

AD1

AD0

SPECIALHI

PCIVSS

SPECIALHI

SPECIALLO

PCIVDD

SPECIALLO

PCIVSS

SPECIALLO

PCIVDDD

订单号DP83821VUW

见NS包装数NVUW208A

www.national.com

2.0引脚说明

PCI接口

符号

AD31-0

引脚号（S ）

188, 189, 190,

191, 192, 193,

194, 195, 199,

200, 202, 203,

204, 207, 208,

1, 14, 15, 17,

18, 19, 21, 22,

23, 25, 26, 28,

29, 31, 32, 33,

197, 2, 13, 24

方向

I / O

描述

地址和数据：

复用的地址和数据总线。作为一名公交车师傅，

DP83821将会在第一巴士阶段推动地址。在随后的

阶段， DP83821将读取或写入数据的期望的目标，以

递增其地址指针。作为总线目标时， DP83821将解码每个

地址总线上，并作出回应，如果它是被处理的对象。

CBEN3-0

I / O

总线命令/字节使能：

在寻址阶段，这些信号定义

在“总线命令”或总线事务将要发生的类型。中

数据阶段这些引脚指示哪些字节通道包含有效数据。 CBEN0

适用于字节0 （ 7-0位）和CBEN3适用于字节3 （ 31-24位）。

时钟：

这个PCI总线时钟提供定时对所有公交车阶段。上升沿

定义了每个阶段的开始。时钟频率范围从0到33兆赫。

设备选择：

作为目标的DP83821发出这个信号为低电平时，

认识到它的地址后FRAMEN断言。作为一名公交车师傅，

DP83821样品此信号，以保证该数据的目的地址

传输是通过一个PCI目标识别。

框架：

作为总线主控，此信号为低电平，表示开始

和总线事务的持续时间。数据传输发生时，该信号

断言。其撤除前的交易已进入最后阶段。作为

目标，该解码器的地址来检查前，监控该信号

当前事务被编址到它。

格兰特：

该信号为低电平以指示DP83821 ，它已经

总线的中央仲裁器授予所有权。这个输入时，可以使用

DP83821充当总线控制器。

初始化设备选择：

该引脚由DP83821采样，以确定

当配置的读写访问的目的吧。

中断：

该信号为低电平时所定义的中断条件

在中断状态寄存器，中断屏蔽和中断允许寄存器

发生。

引发就绪：

作为总线主控，该信号将被置为低电平时，

DP83821准备完成当前的数据阶段事务。该信号是

与TRYDN信号一起使用。数据交易发生在

上升PCICLK的边缘时，这两个IRDYN和TRDYN被置为低电平。作为

目标，该信号表示主机已经把数据总线上。

奇偶：

这个信号表明整个AD31-0和CBEN3-0包括偶校验

在PAR引脚。作为一个高手， PAR的地址时断言和写入数据

阶段。作为目标， PAR是在读数据阶段有效。

奇偶校验错误：

该DP83821作为主或目标将断言这个信号低

表明在任何输入数据的奇偶校验错误（除特殊周期）。作为

总线主控器，它会监控所有的写操作该信号（除特殊

周期）。

请求：

该DP83821将断言此信号为低电平要求的所有权

公交车到中央仲裁器。

RESET ：

当这个信号置位DP83821的所有输出将是三态

并且该设备将被放入一个已知状态。

PCICLK

176

DEVSELN

I / O

FRAMEn

I / O

GNTN

185

IDSEL

198

INTAN

183

irdyn

I / O

PAR

I / O

perrn

I / O

REQN

186

RSTn低电平有效

184

www.national.com

2.0引脚说明

（续）

PCI接口

符号

serrn

引脚号（S ）

方向

I / O

描述

系统错误：

在地址奇偶此信号为低电平由DP83821

错误和系统错误，如果启用。

停止：

该信号为低电平目标设备要求主

设备停止当前的事务。

目标准备：

作为一个目标，这个信号将被置为低电平时（从）

设备准备好完成当前的数据阶段事务。该信号是

与IRDYN信号一起使用。数据交易发生在

上升PCICLK的边缘时，这两个IRDYN和TRDYN被置为低电平。作为

主机时，该信号指示该目标已准备好写入时的数据

操作与读操作期间的数据。

电源管理事件：

该信号为低电平由DP83821到

指示已发生电源管理事件。

PCI辅助电压检测：

该引脚用于检测一个3.3V的存在

辅助电源，以限定有PME支持可用。

该引脚焊盘具有内部弱上拉了下来。

PWRGOOD

PCI总线电源良好：

连接到PCI总线3.3V电源时，此引脚用于

感觉到PCI总线电源在D3的电源管理状态的存在。

该引脚焊盘具有内部弱上拉了下来。

CLKRUNN

I / O

Clockrun ：

此信号被置为低电平以DP83821时，表示一个Clockrun

已经发生的事件。

PCI总线VIO ：

该引脚应连接到PCI总线的VIO引脚。它

提供了一个直接连接到ESDPLUS环偏置。它可以是

连接（如果可用）至5V 。它不应该被连接到3.3V ，除非所有

信号为3.3V ，因为这将与5V容限干扰。应注意的

连接这电源时电源管理功能

启用。

STOPN

I / O

trdyn

I / O

PMEN

175

3VAUX

PCIVIO

媒体独立接口（MII ） - 和千兆媒体独立接口（ GMII ）。

符号

COL

引脚号（S ）

170

方向

描述

冲突检测：

山坳信号为高电平，异步的

在检测到所述介质上的碰撞的外部PMD 。这将保持

只要在碰撞情况持续有效。

载波侦听：

此信号被置为高电平以异步方式由外部

在检测到非空闲介质的物理单元。

信号检测：

在TBI的模式下，此信号用于使在所述信号检测

指示从所述物理层设备。

MDC

138

管理数据时钟：

用2.5兆赫的使用的最大速率的时钟信号

上的MDIO引脚传送管理数据的外部PMD 。

管理数据I / O：

双向信号用于传输管理

信息的外部PMD 。需要一个外部4.7kΩ的上拉电阻。

CRS / SIGDET

169

MDIO

139

I / O

www.national.com

2.0引脚说明

（续）

媒体独立接口（MII ） - 和千兆媒体独立接口（ GMII ）。

符号

RXCLK /

RXPMACLK1

引脚号（S ）

156

方向

描述

接收时钟：

连续时钟源来自外部PMD设备，也就是

从输入的数据恢复。在每秒1000 Mb / s模式RX_CLK是125

兆赫，在100 Mb / s的操作RX_CLK为25 MHz和10时Mb / s的，这是

2.5兆赫。

PMA接收时钟1 ：

在TBI的模式，这的62.5MHz时钟结合使用

与RXPMACLK0到时钟10位的TBI数据到DP83821 。的上升沿

RXPMACLK1钟表的偶数字节。

RXD7,

RXD6,

RXD5,

RXD4,

RXD3,

RXD2,

RXD1,

RXD0

166,

165,

164,

163,

160,

159,

158,

157

千兆接收数据：

这是一组8个信号，从外部源

偏振模色散，其中包含的数据对齐字节边界和被驱动

同步的到RX_CLK 。 RXD7是最显著位。

接收数据：

这是一组4个信号，从外部PMD的来源，即

半字节边界包含数据对齐和被驱动同步到

RX_CLK 。 RXD3是最显著位和RXD0是至少显著位。

通过RXD4 RXD7未在本模式中使用。

TBI接收数据：

在TBI的模式，这些位和低8位的10位的TBI的

接收数据。

RXDV/RXD8

167

接收数据有效：

这表明外部的PMD呈递

回收和解码的半字节在RXD信号，并且该RX_CLK是

同步，以100Mb / s的操作恢复的数据。这将信号

包括框架，从起始帧的分隔符（ JK ）和

不包括帧结束的任何分隔符（ TR ）。

TBI接收数据：

在TBI的模式，这是10位的TBI接收数据RXD8 。

RXER/RXD9

168

接收错误：

此信号为高电平，同步由外部PMD

每当检测到一个媒体误差和RXDV被断言在100兆位/秒或1000

Mb / s的操作。

TBI接收数据：

在TBI的模式，这是10位的TBI接收数据RXD9 。

RXEN

171

接收器输出使能：

该引脚用于禁用外部PMD而

BIOS ROM的被访问。

MII发送时钟：

连续的时钟是由外部PMD的来源。

在100 Mb / s的操作，这是25兆赫+/- 100 ppm的。在10 Mb / s的

操作这个时钟是2.5兆赫+/- 100 ppm的。

PMA接收时钟0 ：

在TBI的模式，这的62.5MHz时钟结合使用

与RXPMACLK1到时钟10位的TBI数据到DP83821 。的上升沿

RXPMACLK0钟表的奇数字节。

TXD7/MA15,

TXD6/MA14,

TXD5/MA13,

TXD4/MA12,

TXD3/MA11,

TXD2/MA10,

TXD1/MA9,

TXD0/MA8

152,

151,

148,

147,

146,

145,

142,

141

千兆传输数据：

这是一组8个信号被驱动

同步到GTXCLK 。 TXD7是最显著位。

发送数据：

这是一组4个数据信号，这些信号驱动同步

到TXCLK用于传输到外部PMD 。 TXD3是最

显著位和TXD0是至少显著位。 TXD7通过TXD4不

在此模式下使用的

TBI发送数据：

在TBI的模式，这是较低的8位10位的TBI的

发送数据。

BIOS ROM地址：

在外部BIOS ROM的访问，这些信号

成为该ROM地址的一部分。

TXEN/TXD8

153

发送使能：

这个信号是同步的TXCLK ，并提供精确的

制定针对外部PMD进行TXD3-0数据。有人断言，当

TXD3-0包含了要发送的有效数据。

TBI发送数据：

在TBI的模式，这是10位的TBI发送数据的TXD8 。

TXCLK /

RXPMACLK0

155