DP8344B双相通信处理器
1991年11月
DP8344B双相通信处理器BCP
概述
该DP8344B BCP是一个通信处理器DE-
签署有效地处理IBM 3270 3299和5250
通信协议的通用8位协议
也支持
在BCP集成了20 MHz的8位哈佛结构
RISC处理器和智能软件配置
收发器在相同的低功耗microCMOS芯片
收发信机能够操作的无显著proc-
ESSOR互动释放处理器的功耗为其他任务
快速灵活的中断和子程序功能与
芯片堆叠使得这款电源一应俱全
该收发器被映射到处理器的寄存器
空间经由asynchro-与所述处理器通信的
知性接口,它使芯片的两部分,以
从不同的时钟源运行的发射器和receiv-
器在相同的基本时钟频率虽然重新运行
ceiver中提取一个时钟从输入的数据流,以
确保计时准确
该BCP设计成独立运行并能够imple-的
使用门庭一个完整的通信接口
处理器的备用电源来控制整个系统
可替换地将BCP可以连接到另一个proces-
感器具有一个片上接口控制器仲裁获得
数据存储器访问程序存储器,也可以
提供下载BCP代码的能力
一个简单的线路接口的BCP连接到通信
系统蒸发散线接收器包括一个片上模拟比较
员适合于在一个变压器耦合的环境中使用
虽然一个TTL电平的串行输入还提供了用于应用程序
系统蒸发散,其中外部比较器是首选
一个典型的系统如下两个同轴和双轴线
接口被示为和的(一个示例选项 -
人)远程处理器接口
特点
收发器
Y
软件设置为3270 3299 5250及一般
8位的协议
Y
完全注册状态和控制
Y
片上模拟线路接收器
处理器
Y
20 MHz时钟( 50 ns的T-州)
Y
最大指令周期200 ns的
Y
33指令类型(共50件操作码)
Y
ALU和桶式移位器
Y
64K ×8数据存储器地址范围
Y
64K ×16的程序存储器地址范围
(注意典型的系统要求
k
2K程序存储器)
Y
可编程的等待状态
Y
软加载的程序存储器
Y
中断和子程序功能
Y
独自站立或主机操作
Y
带片上的仲裁逻辑柔性总线接口
一般
Y
低功耗典型值microCMOS我
CC
e
25毫安在20MHz
Y
84引脚塑料有引线芯片载体( PLCC )封装
BCP
框图
典型的BCP体系
图1
BCP和TRI- STATE注册美国国家半导体公司的商标。
IBM是国际商业机器公司的注册商标。
C
1995年全国半导体公司
TL F 9336
TL F 9336 - 51
RRD - B30M105印制在U S A
该DP8344B是DP8344A具有改进的开关性能和额外的增强版
功能的装置已被描述在许多应用中,发现是一个兼容
替代DP8344A和DP8344B之间的DP8344A的差异注意到在文本的阴影
该数据表的详细信息页面请参见第6 6
记
在本文档的XXX表示在寄存器中的控制或状态位
YYY表示一个寄存器
目录
1 0通信处理器概述
1 1通讯协议
1 2内部结构概述
1 3定时概述
1 4数据流
1 5远程接口简介
2 0 CPU说明
2 1 CPU架构描述
2 1 1寄存器集
2 1 1 1寄存器组
2 1 1 2时序控制寄存器
2 1 1 3中断控制寄存器
2 1 1 4定时寄存器
2 1 1 5收发器寄存器
2 1 1 6条件代码远程握手
注册
2 1 1 7变址寄存器
2 1 1 8寄存器堆栈
2 1 2定时器
2 1 2 1定时器操作
2 1 3指令集
2 1 3 1哈佛架构的启示
2 1 3 2寻址模式
2 1 3 3指令集概述
2 2功能描述
221
222
223
224
ALU
定时
中断
振荡器
3 0收发器
3 1收发器体系结构描述
3 1 1协议
3 1 1 1 IBM 3270
3 1 1 2的IBM 3299
3 1 1 3 IBM 5250
3 1 1 4个通用8位
3 2收发器功能说明
321
322
323
324
325
发射机
接收器
收发中断
协议模式
线路接口
3 2 5 1 3270线接口
3 2 5 2 5250线接口
4 0远程接口仲裁制度
( RIAS )
4 1 RIAS架构描述
411
412
413
414
421
422
423
424
425
426
远程仲裁阶段
访问类型
接口模式
执行控制
缓冲读
锁存读
慢写缓冲
快写缓冲
写锁存
远程休息时间
4 2 RIAS功能描述
2
DP8344B双相通信处理器
1991年11月
DP8344B双相通信处理器BCP
概述
该DP8344B BCP是一个通信处理器DE-
签署有效地处理IBM 3270 3299和5250
通信协议的通用8位协议
也支持
在BCP集成了20 MHz的8位哈佛结构
RISC处理器和智能软件配置
收发器在相同的低功耗microCMOS芯片
收发信机能够操作的无显著proc-
ESSOR互动释放处理器的功耗为其他任务
快速灵活的中断和子程序功能与
芯片堆叠使得这款电源一应俱全
该收发器被映射到处理器的寄存器
空间经由asynchro-与所述处理器通信的
知性接口,它使芯片的两部分,以
从不同的时钟源运行的发射器和receiv-
器在相同的基本时钟频率虽然重新运行
ceiver中提取一个时钟从输入的数据流,以
确保计时准确
该BCP设计成独立运行并能够imple-的
使用门庭一个完整的通信接口
处理器的备用电源来控制整个系统
可替换地将BCP可以连接到另一个proces-
感器具有一个片上接口控制器仲裁获得
数据存储器访问程序存储器,也可以
提供下载BCP代码的能力
一个简单的线路接口的BCP连接到通信
系统蒸发散线接收器包括一个片上模拟比较
员适合于在一个变压器耦合的环境中使用
虽然一个TTL电平的串行输入还提供了用于应用程序
系统蒸发散,其中外部比较器是首选
一个典型的系统如下两个同轴和双轴线
接口被示为和的(一个示例选项 -
人)远程处理器接口
特点
收发器
Y
软件设置为3270 3299 5250及一般
8位的协议
Y
完全注册状态和控制
Y
片上模拟线路接收器
处理器
Y
20 MHz时钟( 50 ns的T-州)
Y
最大指令周期200 ns的
Y
33指令类型(共50件操作码)
Y
ALU和桶式移位器
Y
64K ×8数据存储器地址范围
Y
64K ×16的程序存储器地址范围
(注意典型的系统要求
k
2K程序存储器)
Y
可编程的等待状态
Y
软加载的程序存储器
Y
中断和子程序功能
Y
独自站立或主机操作
Y
带片上的仲裁逻辑柔性总线接口
一般
Y
低功耗典型值microCMOS我
CC
e
25毫安在20MHz
Y
84引脚塑料有引线芯片载体( PLCC )封装
BCP
框图
典型的BCP体系
图1
BCP和TRI- STATE注册美国国家半导体公司的商标。
IBM是国际商业机器公司的注册商标。
C
1995年全国半导体公司
TL F 9336
TL F 9336 - 51
RRD - B30M105印制在U S A
该DP8344B是DP8344A具有改进的开关性能和额外的增强版
功能的装置已被描述在许多应用中,发现是一个兼容
替代DP8344A和DP8344B之间的DP8344A的差异注意到在文本的阴影
该数据表的详细信息页面请参见第6 6
记
在本文档的XXX表示在寄存器中的控制或状态位
YYY表示一个寄存器
目录
1 0通信处理器概述
1 1通讯协议
1 2内部结构概述
1 3定时概述
1 4数据流
1 5远程接口简介
2 0 CPU说明
2 1 CPU架构描述
2 1 1寄存器集
2 1 1 1寄存器组
2 1 1 2时序控制寄存器
2 1 1 3中断控制寄存器
2 1 1 4定时寄存器
2 1 1 5收发器寄存器
2 1 1 6条件代码远程握手
注册
2 1 1 7变址寄存器
2 1 1 8寄存器堆栈
2 1 2定时器
2 1 2 1定时器操作
2 1 3指令集
2 1 3 1哈佛架构的启示
2 1 3 2寻址模式
2 1 3 3指令集概述
2 2功能描述
221
222
223
224
ALU
定时
中断
振荡器
3 0收发器
3 1收发器体系结构描述
3 1 1协议
3 1 1 1 IBM 3270
3 1 1 2的IBM 3299
3 1 1 3 IBM 5250
3 1 1 4个通用8位
3 2收发器功能说明
321
322
323
324
325
发射机
接收器
收发中断
协议模式
线路接口
3 2 5 1 3270线接口
3 2 5 2 5250线接口
4 0远程接口仲裁制度
( RIAS )
4 1 RIAS架构描述
411
412
413
414
421
422
423
424
425
426
远程仲裁阶段
访问类型
接口模式
执行控制
缓冲读
锁存读
慢写缓冲
快写缓冲
写锁存
远程休息时间
4 2 RIAS功能描述
2