DP83256 56 -AP 57 PLAYER
a
设备（ FDDI的物理层控制器）
初步
1994年10月
DP83256 56 -AP 57
播放
a
TM
设备（ FDDI的物理层控制器）
概述
该DP83256 56 -AP 57增强的物理层控制 -
LER （ PLAYER
a
设备）实现了一个完整的身体
由光纤分布式数据所限定层（PHY）实体
接口（ FDDI ） ANSI X3T9 5个标准
玩家
a
器件集成了先进的数字状态
时钟恢复和提高时钟发生功能
提高性能，无需外部组件和
删除关键的布局要求
FDDI站管理（ SMT）是由链接错误资助
监测支持噪音事件计时器（ TNE ） OP-支持
tional自动洗地支持综合配置
开关和内置的功能可以删除所有有着极为
绅士响应时间要求，如PC阵营和
CF阵营
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
特点
Y
Y
Y
Y
Y
Y
单芯片FDDI物理层（PHY ）溶液
集成数字时钟恢复模块提供恩
hanced跟踪和锁定更大的收购范围
集成的时钟发生器模块提供所有neces-
从外部为FDDI系统萨利时钟信号
12 5 MHz参考
Y
Y
Y
备用PMD接口（ DP83256 -AP 57 ）支持
UTP双绞线FDDI的PMD ，无需外部时钟重
需要covery或时钟发生功能
无需外部滤波器件
连接管理（ CMT ）技术支持（ LEM TNE
PC阵营CF阵营自动洗地）
全片的配置开关
低功耗CMOS ，双极采用单5V设计
供应
通过奇偶校验全双工操作
单独的管理界面（控制总线）
可选的奇偶上PHY -MAC接口和控制
总线接口
两个级别的片上环路
4B 5B编码解码器
逻辑框架
弹性缓冲重复滤波器和平滑
线路状态检测器发生器
支持单连接站双连接站
和集中器，没有外部的逻辑
DP83256的SAS DAS单路站
DP83257的SAS DAS双单路站
DP83256 -AP的SAS DAS单路站的重
叠纸备用PMD接口
TL F 11708 - 1
图1-1 FDDI芯片组概述
TRI- STATE是美国国家半导体公司的注册商标。
BMAC
TM
BSI
TM
CDD
TM
CDL
TM
CRD
TM
CYCLONE
TM
MACSI
TM
播放
TM
播放
a
TM
和TWISTER
TM
是美国国家半导体公司的商标。
C
1995年全国半导体公司
TL F 11708
RRD - B30M115印制在U S A
目录
1 0 FDDI芯片组概述
1 FDDI 2芯片组
1 2 FDDI TP- PMD解决方案
2 0体系结构描述
2 1块概述
2 2个接口
3 0功能说明
3 1时钟恢复模块
3 2接收器模块
3 3发送器
3 4配置开关
3 5时钟产生模块
3 6站管理支持
3 7 PHY -MAC接口
3 8 PMD接口
4操作模式0
4 1运行模式
4 2停止模式
4 3环回模式
4 4器件复位
4 5级联模式
5 0寄存器
5 1模式寄存器（ MR）
5 2配置寄存器（ CR ）
5 3中断状态寄存器（ ICR ）
5 4中断状态屏蔽寄存器（ ICMR ）
5当前发送状态寄存器（ CTSR ）
5 6注阈值寄存器（ IJTR ）
5 7注标志寄存器A （ ISRA ）
5月8日注射标志寄存器B （ ISRB ）
5月9日当前的接收状态寄存器（ CRSR ）
5 10接收状态寄存器A （ RCRA ）
5月11日接收状态寄存器B （ RCRB ）
5月12日接收状态屏蔽寄存器A（ RCMRA ）
5月13日接收条件屏蔽寄存器B（ RCMRB ）
5月14日的噪声门限寄存器（ NTR ）
5月15日预分频噪声门限寄存器（ NPTR ）
5月16日电流噪声计数寄存器（ CNCR ）
5月17日电流噪声预分频计数寄存器（ CNPCR ）
5月18日国家阈值寄存器（ STR ）
5月19日国家预分频门限寄存器（特征码指针）
5月20日当前状态计数寄存器（ CSCR ）
5月21日当前状态预分频计数寄存器（ CSPCR ）
5月22日链接错误阈值寄存器（ LETR ）
5 23当前链接错误计数寄存器（ CLECR ）
5月24日用户自定义寄存器（ UDR ）
5月25日设备ID寄存器（ DIR ）
5月26日电注入计数寄存器（ CIJCR ）
5月27日中断条件比较寄存器（ ICCR ）
5月28日当前发送状态比较寄存器
（ CTSCR ）
5 29接收条件比较寄存器A （ RCCRA ）
5月30日接收条件比较寄存器B （ RCCRB ）
5 31模式寄存器2 （模式2 ）
5 32 CMT条件比较寄存器（ CMTCCR ）
5 33 CMT条件寄存器（ CMTCR ）
5 34 CMT条件屏蔽寄存器（ CMTCMR ）
5 35保留寄存器22H - 23H （ RR22H - RR23H ）
5 36磨砂定时器门限寄存器（ STTR ）
5 37磨砂定时器值寄存器（ STVR ）
5 38触发器定义寄存器（ TDR ）
5 39触发转换配置寄存器（ TTCR ）
5 40保留寄存器28H - 3AH （ RR28H - RR3AH ）
5 41时钟产生模块寄存器（ CGMREG ）
5 42备用PMD寄存器（ APMDREG ）
5 43增益寄存器（ GAINREG ）
5 44保留寄存器3EH ， 3FH （ RR3EH - RR3FH ）
6 0信号说明
6 1 DP83256VF信号说明
6 2 DP83256VF -AP信号说明
6月3 DP83257VF信号说明
7 0电气特性
7 1绝对最大额定值
7月2推荐工作条件
7月3 DC电气特性
7月4 AC电气特性
8 0接线图
8 1 DP83256VF连接图引脚说明
8 2 DP83256VF -AP连接图引脚Descrip-
系统蒸发散
8 3 DP83257VF连接图引脚说明
9 0封装信息
9 1土地模式
9 2机械制图
2
1 0 FDDI芯片组概述
美国国家半导体的下一代FDDI 2芯片组
由两部分组成，如图
图1-1
该
播放
a
器件集成了DP83231的特点
CRD
TM
时钟恢复设备DP83241 CDD
TM
时钟
配电设备和DP83251 55 PLAYER
TM
物理
层控制器除了玩家
a
器件包含
增强的SMT支持
美国国家半导体的FDDI TP- PMD方案包含
两个组件的DP83222气旋
TM
扭曲
对FDDI流密码设备和DP83223A
TWISTER
TM
双绞线FDDI收发器设备
对于在芯片组的其它设备的更多信息
咨询相应的数据表和应用说明
1 FDDI 2芯片组
DP83266 MACSI
TM
设备媒体
门禁控制器及系统
接口
该DP83266媒体访问控制器和系统接口
面（ MACSI ）实现了ANSI X3T9 5标准媒体
访问控制（MAC）在一个FDDI协议进行操作
令牌环和提供了全面的系统接口
该MACSI设备发送重复接收和钢带
令牌和帧它生产和消费最优化
数据结构进行高效的数据传输全双工架构设计师用手工
tecture通过奇偶校验允许传输诊断
在点 - 点连接和自测试错误隔离
系统蒸发散
该MACSI装置包括双方的功能
DP83261 BMAC装置和DP83265的BSI -2设备用
其他增强功能获得更高的性能和可靠性
能力
DP83256 56 -AP 57 PLAYER
a
设备的物理层控制器
玩家
a
设备实现了物理层
由ANSI FDDI PHY X3T9 5定义（ PHY ）协议
标准
特点
Y
Y
Y
特点
单芯片FDDI物理层（PHY ）溶液
集成数字时钟恢复模块提供恩
hanced跟踪和锁定更大的收购范围
Y
集成的时钟发生器模块提供所有neces-
从外部为FDDI系统萨利时钟信号
12 5 MHz参考
Y
备用PMD接口（ DP83256 -AP 57 ）支持
UTP双绞线FDDI的PMD ，无需外部时钟重
需要covery或时钟发生功能
Y
无需外部滤波器件
Y
连接管理（ CMT ）技术支持（ LEM
TNE
PC阵营CF阵营自动洗地）
Y
全片的配置开关
Y
低功耗CMOS ，双极采用单5V设计
供应
Y
通过奇偶校验全双工操作
Y
单独的管理界面（控制总线）
Y
可选的奇偶上PHY -MAC接口和控制
总线接口
Y
两个级别的片上环路
Y
4B 5B编码解码器
Y
逻辑框架
Y
弹性缓冲重复滤波器和平滑
Y
线路状态检测器发生器
Y
支持单连接站
双连接站
和集中器，没有外部的逻辑
Y
DP83256 56 -AP的SAS DAS单路站
Y
P83257的SAS DAS双单路站
此外， DP83257包含额外的PHY DA-
TA请求和PHY数据显示所需的用于信号的端口
centrators和双连接双通道站
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
片上FIFO超过900千字节
5 DMA通道（2个输出和输入3 ）
12 5 MHz至33 MHz运行
通过奇偶校验全双工操作
实时VOID框架剥离指标桥梁
片内地址比特交换能力
使用字节奇偶校验的32位宽的地址数据路径
可编程传输突发的4个或8个32位大小
WORDS
接收帧过滤服务
帧的单页模式控制每个DMA
通道
支持ABus的解复用地址
新的多播地址匹配
ANSI X3T9 5 MAC标准中定义铃声服务OP-
系统蒸发散
支持所有的FDDI环调度类（同步的
理性异步等）
支持单个组短发长发和外部
地址
产生灯塔索赔和虚空帧
广泛的环站统计数据收集
扩展MAC层桥接
增强的系统总线兼容性
接口到DRAM或直接向系统总线
支持帧报头信息分割
可编程的或大或小端对齐
3
DP83222 CYCLONE双绞线
FDDI流密码设备
概述
该DP83222气旋流密码加扰沙漠
crambler设备是被设计以交换集成电路
直接面对了双绞线的串行比特流
FDDI的PMD的DP83222的设计是完全兼容
与美国国家半导体FDDI芯片集包括
双绞线FDDI收发器如DP83223A
双绞线收发器（ TWISTER ）的DP83222重
张塌塌米一个125 MHz的发送时钟和相应的再
人为对象的时钟同步数据加扰和descram-
金光闪闪的DP83222是符合ANSI规范X3T9 5
TP- PMD标准和所需的电磁干扰的减小
超五类非屏蔽媒体指定的DP83222被发射
在协同工作与现有的双绞收发机
信令方案，使高带宽transmis-
锡永在双绞线铜缆介质
DP83223A TWISTER高速
网络收发器设备
概述
该DP83223A双绞线收发器是一款集成
电路能驱动和接收二进制或
（MLT -3）的编码数据流的DP83223A收发
旨在与符合标准的直接接口
FDDI 100BASE -TX或STS- 3c的ATM芯片组，允许低
在铜基媒体的DP83223A成本数据链接
允许高达100米的超过两个屏蔽双绞线链接
对（ STP）和datagrade非屏蔽双绞线（UTP ）或
该DP83223A的等效的电性能
达到或超过规定的所有性能参数
在ANSI X3T9 5 TP- PMD标准的IEEE 802 3
100BASE -TX快速以太网规范和ATM佛
朗姆酒155 Mbps的双绞线PMD接口规范
该DP83223A也提供了重要的功能，如
基线恢复TRI -STATE能够发送输出
并控制发射输出边沿速率（降低EMI
辐射）进行操作的二进制和MLT- 3模式
特点
Y
Y
Y
Y
Y
Y
Y
Y
Y
启用100 Mbps的FDDI信号超5类
非屏蔽双绞线（ UTP）电缆与1型
屏蔽双绞线（ STP ）
降低了EMI辐射双绞线介质
兼容ANSI X3T9 5 TP- PMD标准
需要一个
a
5V电源
操作的透明模式
灵活的NRZ和NRZI格式选项
先进的BiCMOS工艺
信号检测和时钟检测为恩投入
hanced功能
适用于光纤PMD的替代应用
特点
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
符合ANSI X3T9 5 TP- PMD标准
符合IEEE 802 3 100BASE- TX以太网草案
标准
符合ATM论坛155Mbps的双绞线
规范
集成基线恢复电路
集成发射器和接收器，具有自适应equali-
矩阵特殊积电路
可编程二进制或MLT- 3的操作
孤立的TX和RX电源最低噪音
耦合
为减少EMI控制发射输出边沿速率
TRI- STATE能够发射电流输出
对车载诊断环回功能
可编程发送幅值电压
4
2 0体系结构描述
2 1块概述
玩家
a
装置由六个块时钟
恢复接收器配置交换机发送桩号
化管理（ SMT）技术支持和时钟发生器
如图模块
图2-1
时钟恢复
时钟恢复模块接受一个125 Mbps的数据NRZI
从外部PMD接收器然后它提供了流
提取和同步的数据和时钟输出到接收器
块
时钟恢复模块将执行以下操作
系统蒸发散
接收器模块执行以下操作
任选地将来自NRZI输入的数据流
为NRZ
从图5B中的数据，以图4B的编码解码
串行比特流变换为10位的字节组成
的8位数据的1位奇偶校验位和1位的控制信息
补偿了上游之间的差异
站时钟和本地时钟
解码线路状态
检测链路错误
给出的数据符号对（字节）的配置
开关座
配置开关
一个FDDI站可以在三种配置异
后期包装或直通配置开关支持这些
通过切换配置的发送和接收的
播放器之间的数据路径
a
设备和一个或多个
MACSI设备
配置开关被集成到播放器
a
因此，器件无需外部逻辑需要这种功能
化
设置配置交换机可以通过显式地做
该控制总线接口，也可以自动地与设置
在CF阵营SMT支持功能
锁和跟踪输入的NRZI数据流
提取数据流和同步125 MHz的时钟
接收器
在正常工作期间的接收模块接收串行
数据作为输入，在125 Mbps的从时钟重新速率
covery模块的过程中能操作的内部环回模式
ATION接收器模块直接接收数据的
发送器
TL F 11708 - 2
图2-1播放器
a
器件框图
5
QQ：2881677436 复制
