DP8303A 8位三态双向收发器(反相)
1996年2月
DP8303A 8位三态
双向收发器(反相)
概述
该系列高速肖特基8位三态双向
tional收发器的设计提供双向
驾驶公交导向的微处理器和数字通讯
阳离子系统他们都能够在下沉16毫安的
在A端口和48毫安的B端口(总线端口) PNP
输入,用于低输入电流和增加的产量高
(V
OH
)级允许与MOS CMOS等兼容
具有较高的门槛,减少驱动器技术
能力,另外它们都配备了无干扰功率
B端口的上下防止在错误的故障
系统总线供电向上或向下
DP8303A和DP7304B DP8304B功能是利用互
麻省理工学院接收( TR )和芯片禁用( CD)的投入以简化
控制逻辑对于更大的设计灵活性和DP8307A
DP7308 DP8308功能都与发送( T)和
接收(R)的控制输入端
特点
Y
Y
Y
Y
Y
Y
Y
Y
Y
8位的数据流,降低了系统包
算
双向三态输入输出接口
公交导向系统
PNP输入,降低输入负载
与TTL MOS ,输出高电压接口
CMOS
48毫安300 pF的总线驱动能力
引脚排列简化了系统的互连
发送和接收芯片被禁止简化控制逻辑
紧凑的20引脚双列直插式封装
总线端口无故障电源上下
逻辑连接图
双列直插式封装
TL F 5856 - 1
TL F 5856 - 2
逻辑表
输入
芯片被禁止
0
0
1
TRI- STATE是美国国家半导体公司的注册商标。
C
1996年美国国家半导体公司
TL F 5856
顶视图
订单号DP8303AN
见NS包装数N20A
RESULTING条件
一个端口
OUT
IN
三州
X
e
不在乎
发射接收
0
1
X
B端口
IN
OUT
三州
RRD - B30M36印制在U S A
HTTP
WWW国家COM
AC电气特性
V
CC
e
5V
符号
参数
发射接收模式规范
t
TRL
传播延迟从传输模式为
收到一个逻辑' 0' 'T R键一个端口
传播延迟从传输模式为
收到一个逻辑' 1 ' 'T R键一个端口
传播延迟从接收模式,以
发送逻辑' 0' 'T R键B端口
传播延迟从接收模式,以
发送逻辑' 1 ' 'T R键B端口
T
A
e
25 C(续)
条件
民
典型值
最大
单位
CD
e
0 4V
(图B )
S1
e
1 R4
e
100X C3
e
5 pF的
S2
e
1 R3
e
C2 1K
e
30 pF的
CD
e
0 4V
(图B )
S1
e
0 R4
e
100X C3
e
5 pF的
S2
e
0 R3
e
C2 5K
e
30 pF的
CD
e
0 4V
(图B )
S1
e
1 R4
e
100X C3
e
300 pF的
S2
e
1 R3
e
300X C2
e
5 pF的
CD
e
0 4V (图
B
)
S1
e
0 R4
e
1K C3
e
300 pF的
S2
e
0 R3
e
300X C2
e
5 pF的
23
35
ns
t
TRH
23
35
ns
t
RTL
23
35
ns
t
RTH
27
35
ns
注1
''绝对最大额定值''是那些价值超过该设备的安全性不能得到保证,他们不是为了暗示
设备应在这些限制条件下运行的'电气特性'的表格提供了器件的实际工作条件
注2
除非另有说明,最小最大限制适用于整个推荐工作条件表中列出的电源和温度范围
所有给出的典型值是V
CC
e
5V和T
A
e
25 C
注3
所有电流为器件引脚为正的所有电流超出器件引脚均为负所有电压以地为参考,除非另有说明
注4
只有一个输出在时间应短
开关时间波形和AC测试电路
TL F 5856 - 3
TL F 5856 - 4
记
C1包括测试夹具电容
图传播延迟从A口与B口或B端口到端口
HTTP
WWW国家COM
4
开关时间波形和AC测试电路
(续)
TL F 5856 - 5
TL F 5856 - 6
记
C2 C3广告,包括测试夹具电容
图B传播延迟,从TR到一个端口或B口
TL F 5856 - 7
TL F 5856 - 8
记
C4包括测试夹具电容输入端口是固定的逻辑条件参见AC表
图C传播延迟,从TRI- STATE从CD到一个端口或B口
5
HTTP
WWW国家COM