54LS74 DM54LS74A DM74LS74A双上升沿触发
D触发器与预置和清除互补输出
1989年6月
54LS74 DM54LS74A DM74LS74A
双上升沿触发D触发器
与预置清除和互补输出
概述
该器件包含两个独立的正边沿触发
复位此输出D触发器具有互补输出的信息
化上的D输入端是由上所述位置的触发器接纳
略去时钟的边沿脉冲触发发生在
电压电平，并且不直接与过渡时间
在时钟的上升沿上的D输入端的数据可
而时钟是不影响低或高的改变
的输出，只要数据建立和保持时间是不
违反了预置或清除输入的低逻辑电平
置位或复位的逻辑电平的输出，而不管
其他投入
特点
Y
备选航天军工设备（ 54LS74 ）是可用
能够跟美国国家半导体销售办事处
分销商的规格
接线图
双列直插式封装
TL F 6373 - 1
订单号54LS74DMQB 54LS74FMQB 54LS74LMQB
DM54LS74AJ DM54LS74AW DM74LS74AM或DM74LS74AN
见NS包装数E20A J14A M14A N14A或W14B
功能表
输入
PR
L
H
L
H
H
H
CLR
H
L
L
H
H
H
CLK
X
X
X
D
X
X
X
H
L
X
输出
Q
H
L
H
H
L
Q
0
Q
L
H
H
L
H
Q
0
u
u
L
H
e
高逻辑电平
X
e
高或低逻辑电平
L
e
低逻辑电平
u
e
正跳变
e
该结构是非稳恒即它不会在任一持续预设
和或清除输入回到自己无效（高）级
Q
0
e
建立了Q的指示的输入条件之前的输出逻辑电平
C
1995年全国半导体公司
TL F 6373
RRD - B30M105印制在U S A
电气特性
在推荐工作的自由空气的温度范围内（除非另有说明）
符号
V
I
V
OH
参数
输入钳位电压
高电平输出
电压
低电平输出
电压
条件
V
CC
e
闵我
I
E B
18毫安
V
CC
e
闵我
OH
e
最大
V
IL
e
MAX V
IH
e
民
V
CC
e
闵我
OL
e
最大
V
IL
e
MAX V
IH
e
民
I
OL
e
4毫安V
CC
e
民
I
I
输入电流最大
输入电压
V
CC
e
最大
V
I
e
7V
DM54
DM74
DM54
DM74
DM74
数据
时钟
预设
明确
I
IH
输入高电平
当前
V
CC
e
最大
V
I
e
2 7V
数据
时钟
明确
预设
I
IL
低电平输入
当前
V
CC
e
最大
V
I
e
0 4V
数据
时钟
预设
明确
I
OS
短路
输出电流
电源电流
V
CC
e
最大
（注2 ）
V
CC
e
最大值（注3）
DM54
DM74
b
20
b
20
民
典型值
（注1 ）
最大
b
1 5
单位
V
V
25
27
34
34
0 25
0 35
0 25
04
05
04
01
01
02
02
20
20
40
40
b
0 4
b
0 4
b
0 8
b
0 8
b
100
b
100
V
OL
V
mA
mA
mA
mA
mA
I
CC
4
8
注1
所有标准被定在V
CC
e
5V牛逼
A
e
25 C
注2
不超过一个的输出应在同一时间被短路和持续时间应不超过1秒对于设备与来自输出端的反馈，其中
短路输出到地面可能导致输出改变逻辑状态的等效测试可以被执行，其中V
O
e
2 25V和125V 2为DM54和
DM74系列分别与所述最小和最大限制来自其声明的值减半使用自动测试时，这是非常有用的
设备
注3
所有输出开我
CC
设置Q和Q输出高依次后测量时钟接地
开关特性
在V
CC
e
5V和T
A
e
25 C（见第1测试波形和输出负载）
符号
参数
从（输入）
到（输出）
R
L
e
2的kX
C
L
e
15 pF的
民
f
最大
t
PLH
t
PHL
t
PLH
t
PHL
t
PLH
t
PHL
最大时钟频率
传播延迟时间
从低到高级别输出
传播延迟时间
高至低电平输出
传播延迟时间
从低到高级别输出
传播延迟时间
高至低电平输出
传播延迟时间
从低到高级别输出
传播延迟时间
高至低电平输出
时钟
Q或Q
时钟
Q或Q
预设
以Q
预设
以Q
明确
以Q
明确
以Q
3
25
25
30
25
30
25
30
最大
C
L
e
50 pF的
民
20
35
35
35
35
35
35
最大
兆赫
ns
ns
ns
ns
ns
ns
单位
DM74LS74A双上升沿触发D触发器与预置，清除和互补输出
1986年8月
修订后的2000年3月
DM74LS74A
双上升沿触发D触发器与
预设，明确和互补输出
概述
该器件包含两个独立的正边沿触发
复位此输出D触发器具有互补输出。在Infor公司
息上的D输入端是通过在触发器接受
在时钟脉冲的正向边沿。触发
发生在电压电平，并且不直接相关的
在时钟的上升沿的转换时间。上的数据
而在时钟为低时或在D输入端，可以改变
高而不影响输出只要数据
建立和保持时间不受侵犯。在低逻辑电平
预置或清除投入将置位或复位输出
不管其它输入端的逻辑电平。
订购代码：
订单号
DM74LS74AM
DM74LS85ASJ
DM74LS74AN
包装数
M14A
M14D
N14A
包装说明
14引脚小外形集成电路（ SOIC ） ， JEDEC MS- 120 ， 0.150窄
14引脚小外形封装（ SOP ） ， EIAJ TYPE II ， 5.3毫米宽
14引脚塑料双列直插式封装（ PDIP ） ， JEDEC MS- 001 ，宽0.300
在磁带和卷轴可用的设备也。通过附加的后缀字母“X”的订货代码指定。
接线图
功能表
输入
PR
L
H
L
H
H
H
CLR
H
L
L
H
H
H
CLK
X
X
X
↑
↑
L
D
X
X
X
H
L
X
Q
H
L
H
L
Q
0
输出
Q
L
H
L
H
Q
0
H（注1 ）H （注1 ）
H
=
高逻辑电平
X
=
高或低逻辑电平
L
=
低逻辑电平
↑ =
正跳变
Q
0
=
Q的指示的输入条件之前的输出逻辑电平分别
确立。
注1 ：
该结构是非稳恒;也就是说，它不会坚持任何时候
预设和/或清除输入回到自己无效（高）级。
2000仙童半导体公司
DS006373
www.fairchildsemi.com
DM74LS74A
电气特性
在推荐工作的自由空气的温度范围内（除非另有说明）
符号
V
I
V
OH
V
OL
参数
输入钳位电压
高层
输出电压
低层
输出电压
I
I
输入电流最大@
输入电压
条件
V
CC
=
分钟，我
I
= 18
mA
V
CC
=
分钟，我
OH
=
最大
V
IL
=
马克斯，V
IH
=
民
V
CC
=
分钟，我
OL
=
最大
V
IL
=
马克斯，V
IH
=
民
I
OL
=
4毫安，V
CC
=
民
V
CC
=
最大
V
I
=
7V
数据
时钟
预设
明确
I
IH
高层
输入电流
V
CC
=
最大
V
I
=
2.7V
数据
时钟
明确
预设
I
IL
低层
输入电流
V
CC
=
最大
V
I
=
0.4V
数据
时钟
预设
明确
I
OS
I
CC
短路输出电流
电源电流
V
CC
=
马克斯（注8 ）
V
CC
=
马克斯（注9 ）
20
4
2.7
3.4
0.35
0.25
0.5
0.4
0.1
0.1
0.2
0.2
20
20
40
40
0.4
0.4
0.8
0.8
100
8
mA
mA
mA
A
mA
民
典型值
（注7 ）
最大
1.5
单位
V
V
V
注7 ：
所有标准被定在V
CC
=
5V ，T
A
=
25°C.
注8 ：
不超过一个的输出应在同一时间被短路，并且持续时间应不超过一秒钟。对于设备，与从输出反馈，
其中，短路输出接地可能导致输出改变逻辑状态等效的测试可以进行，其中V
O
=
2.125V具有最小
和最高限额从他们的既定值减少了一半。使用自动测试设备时，这是非常有用的。
注9 ：
与所有输出开，我
CC
测量时钟设置Q和Q输出高依次后接地。
开关特性
在V
CC
=
5V和T
A
=
25°C
从（输入）
符号
参数
到（输出）
C
L
=
15 pF的
民
f
最大
t
PLH
t
PHL
t
PLH
t
PHL
t
PLH
t
PHL
最大时钟频率
传播延迟时间
低到高电平输出
传播延迟时间
高到低电平输出
传播延迟时间
低到高电平输出
传播延迟时间
高到低电平输出
传播延迟时间
低到高电平输出
传播延迟时间
高到低电平输出
时钟到Q或Q
25
25
最大
R
L
=
2 k
C
L
=
50 pF的
民
20
35
最大
兆赫
ns
单位
时钟到Q或Q
预设为Q
30
25
35
35
ns
ns
预设为Q
30
35
ns
清除Q
清除Q
25
30
35
35
ns
ns
3
www.fairchildsemi.com
DM74LS74A
物理尺寸
英寸（毫米），除非另有说明
14引脚小外形集成电路（ SOIC ） ， JEDEC MS- 120 ， 0.150窄
包装数M14A
www.fairchildsemi.com
4
DM74LS74A
物理尺寸
英寸（毫米），除非另有说明（续）
14引脚小外形封装（ SOP ） ， EIAJ TYPE II ， 5.3毫米宽
包装数量M14D
5
www.fairchildsemi.com
QQ：2881677436 复制
