DM54161 DM74161 DM74163同步4位计数器
1992年10月
DM54161 DM74161 DM74163
同步4位计数器
概述
这些同步可预置计数器功能的接口
NAL先行进位的高速计数应用
设计了161和163是4位二进制计数器的
携带输出通过一个装置NOR门由此预解码
期间操作正常计数模式放空尖峰
同步化操作是通过具有全部倒装提供
触发器时钟同步,使输出发生变化合作
入射时相互所以由减计数指示
使输入和内部选通这种操作模式
消除了输出计数尖峰的是通常为
异步(纹波时钟)计数器A相关
缓冲时钟输入触发四个触发器在上升
时钟输入波形的(正)边缘
这些计数器是完全可编程的,它是输出
可以预设为任何水平作为预置是同步
设置在所述负载输入一个低电平禁止计数器
并且使得输出同意后设置数据
在下一个时钟脉冲的不管使能电平
输入的清零功能的161是异步的,一
在清除输入低电平设置所有四个触发器输出
把时钟负载或启动的电平低而不管
输入的清零功能的163是同步的,一
在清除输入低电平设置所有四个触发器输出
在下一个时钟脉冲之后把所述水平低而不管
的使能输入此同步清零允许
统计长度可以很容易地为马克西解码修改
所需的妈妈计数可实现与一种
外部NAND门的门的输出被连接到
明确的输入同步清除计数器所有低输出
把由低到高的转变在163的清零输入都
也是允许的,无论的逻辑电平上的时钟
启动或加载输入
在先行进位电路提供了级联国家
TER值的n位无需额外的同步应用
门有助于实现这个功能有两个
计数使能输入和一个脉动进位输出都减计数
使能输入( P和T)要高计数和输入T是
美联储前进,使纹波进位输出的纹波CAR-
Ry的输出从而使会产生一个高电平的输出脉冲
用的持续时间约等于高级别部
在Q的
A
输出这种高层次的溢波进位脉冲
可以用来使连续的级联级的高
到低级别的跳变, 161的使能P或T输入
通过163不管可能发生在逻辑电平的
时钟
特点
Y
Y
Y
Y
Y
Y
可编程同步
内部预读的快速计数
携带输出为N位的级联
同步计数
负荷控制线
二极管钳位输入
接线图
双列直插式封装
TL F 6551 - 1
订单号DM54161J DM54161W
DM74161N或DM74163N
见NS包装数J16A N16E或W16A
C
1995年全国半导体公司
TL F 6551
RRD - B30M105印制在U S A
电气特性
在推荐工作的自由空气的温度范围内(除非另有说明) (续)
符号
I
OS
参数
短路
输出电流
电源电流
与输出高电平
电源电流
与输出低电平
条件
V
CC
e
最大
(注2 )
V
CC
e
最大
(注3)
V
CC
e
最大
(注4 )
DM54
DM74
DM54
DM74
DM54
DM74
63
59
民
b
20
b
20
典型值
(注1 )
最大
b
57
b
57
单位
mA
I
CCH
85
94
91
101
mA
I
CCL
mA
注1
所有标准被定在V
CC
e
5V牛逼
A
e
25 C
注2
不超过一个的输出应在同一时间被短路
注3
I
CCH
测量与负载高然后再次用LOAD低,所有输入的高输出全部开放
注4
I
CCL
测量的时钟与时钟输入低,所有输入和低输出全部高开,然后再
注5
适用于163,它具有同步清零输入
注6
T
A
e
25 C和V
CC
e
5V
开关特性
在V
CC
e
5V和T
A
e
25 C(见第1测试波形和输出负载)
符号
f
最大
t
PLH
t
PHL
t
PLH
t
PHL
t
PLH
t
PHL
t
PLH
t
PHL
t
PHL
参数
最大时钟
频率
传播延迟时间
从低到高级别输出
传播延迟时间
高至低电平输出
传播延迟时间
从低到高级别输出
传播延迟时间
高至低电平输出
传播延迟时间
从低到高级别输出
传播延迟时间
高至低电平输出
传播延迟时间
从低到高级别输出
传播延迟时间
高至低电平输出
传播延迟时间
高至低电平输出
时钟
纹波进
时钟
纹波进
时钟
(高负载),以Q
时钟
(高负载),以Q
时钟
(低负载),以Q
时钟
(低负载),以Q
帮助T为
纹波进
帮助T为
纹波进
清除(注7 )
以Q
从(输入)
到(输出)
R
L
e
400X
L
e
15 pF的
民
25
35
35
20
23
25
29
16
16
38
最大
兆赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
单位
注7:
传播延迟结算,从明确的输入端测得的161或为163的时钟输入转换
3