DD-42900
确保下一
你购买卡
有...
ARINC 429微处理器
接口设备
特点
四ARINC 429接收
频道
两个ARINC 429发送通道
128 ×32共享RAM接口
标签和目标解码
和排序
4个32 ×32接收FIFO
两个32× 32发送FIFO的
很容易与8位或16位
微处理器
内置的故障检测电路
免费的“C”库软件
描述
DDC的DD- 42900之间提供一个完整的，灵活的接口
一个微处理器和一个ARINC-429数据总线上。在DD- 42900间
面临着通过一个128 ×32位静态RAM的处理器，以及四
32× 32的接收FIFO的两个32 ×32发送FIFO的。该DD-
42900可以通过一个可容易地将8位或16位处理器
缓存的共享内存的配置。
在DD - 42900支持4个ARINC 429接收通道（ RX0 ， RX1 ，
RX2和RX3 ）各自独立地接收数据。接收数据速率
（高或低的速度），用于信道RX0和RX1可以编程不知疲倦
pendently从Rx2的和RX3 。在DD- 42900能够解码和排序数据
基于通过数据匹配处理器的ARINC-429标签和SDI的比特，
并将其存储在RAM和/或FIFO的经由数据存储处理器。
在DD - 42900支持两种ARINC 429发送通道（ Tx0上
的Tx1 ），并且可以独立地传输数据。可以在传输数据的速率
也可以独立地进行编程。有两个32 ×32位的FIFO的
对于每个发送数据的发射机。
在DD - 42900具有编程三个通用能力
中断以及基础上产生的错误条件时产生中断。
通用的中断可以被编程来触发其他
外部硬件。他们可以是平或脉冲驱动。
内置在DD- 42900的功能使用户能够断开加载
主处理器与使用的处理时间来实现操作
比投票的ARINC 429总线等。解码和排序
数据允许用户收集数据比过去的设计快得多。
如果用户需要在电子设备中的微处理器，这种装置
将有利于清洁和快速设计。
作为一个芯片组：
- DD- 00429VP ASIC微处理器
- DD- 00429FP ASIC微处理器
更多信息请联系：
技术支援：
1-800- DDC - 5757分机。 7234
数据设备公司
105威尔伯广场
波希米亚，纽约11716
631-567-5600传真： 631-567-7358
www.ddc-web.com
所有商标均为其各自所有者的财产。
1998年， 1999年数据设备公司
表1. DD- 42900绝对最大额定值（ TC = + 25°C除非另有规定）
参数
直流电源电压
信号输入电压（逻辑输入）
ARINC 429输入电压
储存温度
工作温度
焊接温度（焊接）
体温（焊接）
信号输入电压（ ARINC 429 INP ）
-29
民
-0.3
-0.3
-29
-85
-40
最大
6.0
VDD + 0.3
+29
125
85
300（ 10秒）
210（ 30秒）
+29
单位
VDC
VDC
VDC
°C
°C
°C
°C
VDC
表2 DD- 42900电气特性
（ 4.5V VDD ， 5.5V = -40°C ， TC = + 85°C除非另有说明）
参数
逻辑输入/输出
直流电源电压
直流电源电流
施密特“ 0 ”门槛
施密特“ 1 ”门槛
施密特迟滞
输入逻辑电压低
输入逻辑电压高
输入逻辑电流低
VDD
国际直拨电话
VT-
VT +
Vh
VIL
VIH
IIL
2.0
-25.3
-137
0.8*Vdd
1
0.8
4.5
5.5
42.2
0.2*Vdd
VDC
mA
VDC
VDC
VDC
VDC
VDC
A
设备操作@ 16兆赫，
典型IDD = 38.4毫安@ 5.0V 。 （ @ 85°C ）
RESET RC ， 16 MHz时钟
RESET RC ， 16 MHz时钟
RESET RC ， 16 MHz时钟
所有其他输入。 （见注1 ） 。
所有其他输入。 （见注1 ） 。
输入引脚的内部上拉逻辑： INT / MOT ，
8/16 ，零等待模式和MASTER
RESET @ VDD = 5.5V
所有其他输入。 （见注1 ） 。
所有其他输入。 （见注1 ） 。
IOL = 3.84毫安最低@ VDD = 4.5V 。
（见注2 ）
IOH = 3.84毫安最低@ VDD = 4.5V 。
（见注2 ）
对于TXDB0 - TXDB15 ， D0 - D15 ，准备好了， DTACK ，
ERROR ， IRQ3 ， IRQ2 IRQ1和@ VDD = 5.5V
符号
民
最大
单位
笔记
输入逻辑电流低
输入逻辑电流高
输出电压逻辑低
输出电压逻辑高
输出漏电流，高阻
IIL
IIH
VOL
VOH
IOZ
-1.0
-1.0
1.0
1.0
0.4
A
A
VDC
VDC
2.4
-10
10
A
注意事项：
1. TTL兼容的输入逻辑电平为CMOS逻辑输入电流水平。
2. CMOS输出逻辑电压在目前的水平。
数据设备公司
www.ddc-web.com
3
DD-42900
F-02/03-0
表3. DD - 42900规格（ TC = + 25°C除非另有说明）
参数
逻辑输入/输出
ARINC 429线路输入
逻辑1输入电压
逻辑0输入电压
空输入电压
共模电压
差分输入阻抗
输入阻抗为Vdd
输入阻抗接地
输入电容
输入电容到Vcc
输入对地电容
VIH
VIL
Vnul
VCM
Ri
Rh
Rg
Ci
Ch
Cg
12
12
12
20
20
20
6.5
-6.5
-2.5
13.0
-13.0
+2.5
5
VDC
VDC
VDC
VDC
千欧
千欧
千欧
pF
pF
pF
标称10 V，差分VAB
标称-10 V ，差VAB
标称0 V ，差分VAB
符号
民
最大
单位
笔记
ARINC 429接收机
在DD - 42900支持4个ARINC 429输入，指定
经过3 （ RX0 ， RX1 ， Rx2的和RX3 ）接收通道0 。该
四个接收器电路的结构是相同的，并且
各自独立地接收数据。 ARINC-429数据是直接
接收到的DD- 42900 ，而无需额外的电路。
输入保护，按照该ARINC- 429规范
化，从+5 V提供与电压电平转换
双极型，单向到零数据，以常规，+ 5V的逻辑电平。
接收数据速率：
数据传输速率可被编程为信
内尔斯0和1的独立的通道2 3通过2和3位
阿林奇控制寄存器2所述的接收器电路将success-
只要完全解码一个输入ARINC-429数据流作为
数据速率是在标称速度的± 5％，如通过所确定的
嗨高速/低速位和相关的ARINC时钟输入
（ ARINC- CLK 0或ARINC- CLK 1） 。两个1 MHz的时钟ARINC
输入可连接到1 MHz的时钟输出，或者可以CON组
连接至另一个时钟源。该ARINC CLK输入应
名义上为10倍（用于高速模式）或80倍（对于
低速模式）所需的ARINC数据速率。 ARINC CLK 0
用于同步信道RX0和RX1而ARINC- CLK
1 ，用于同步信道和Rx2的RX3 。
筛选和排序Rx数据：
接收机电路转换
该串行数据流式传输到一个32位宽的并行数据字。在32
位的字是由一个数据匹配处理器内部处理
（ DMP ） 。它的输入数据进行比较的数据的表初始
由处理器源化。此确定传入的数据是什么
被保存，它会被保存，如果有任何中断
的产生。数据的表被存储在一个128字×16
位数据匹配表（ DMT ） RAM 。当之间的匹配
数据设备公司
www.ddc-web.com
接收的ARINC-429数据的准则存储在DMT条目
没有发现所接收的数据中，存储地址和模式，以及
中断参数被传递到数据存储处理器
（DSP） 。在接收RAM中的存储地址是地址
第一个匹配的DMT进入零下200进制的。
有迹象表明，必须以匹配必须满足三个要求
传入的ARINC 429数据DMT的每个条目：
1)
系统地址标签：
位DMT 0-7是的COM
相比于输入的系统地址标签（ SAL ）
ARINC 429数据字。如果DMT SAL项为零，则
输入的数据字的SAL被忽略（或consid-
ERED匹配） 。
2)
源/目标位：
比特8与每个DMT条目9
进行比较的源/目标（S / D ）的位
传入的ARINC 429数据字。如果这些位匹配，或者如果位
10 DMT的入口被设置为1，那么S / D位比较
ISON被认为是匹配的。另外，也可以通过
DMP控制寄存器1 ，以使“所有的呼叫模式”为
在该ARINC- 429规范中定义。当启用
一个特定的接收信道时，S / D比特将被视为
一个当输入ARINC 429数据包含00比赛
在它的S / D位对。
3)
接收通道数：
12和13位每DMT的
条目进行比较，以该信道的数目
收到的ARINC 429数据。
A数据匹配发生时，所有前面的条件
满意;这些数据将被存储在RAM中的位置
其地址等于匹配DMT项减去200 （十六进制） 。
DD-42900
F-02/03-0
4
位DMT的每个条目的11集的时候，会引起来电
ARINC-429数据将被存储在相应的接收信
NEL的FIFO（以及在Rx RAM）中的数据的匹配条件时
系统蒸发散得到满足。
位14和15的每个DMT条目的提供，以使本领
三个通用1中断时数据匹配CON-
DITION 。如果设置为“ 00 ”则没有中断将发生在一个数据匹配
条件（关于中断的更多信息将在后面描述）。
中断工作模式
在DD - 42900提供四个中断输出。这三个
中断输出（ IRQ1 ， IRQ2 ， IRQ3和）是通用
可编程的中断。第四个中断是一个错误中断
输出这是专门用来提供指示的各个
错误条件，是不可屏蔽的。
错误中断操作
当错误发生时， ERROR输出引脚变为低电平
以指示错误的存在。错误引脚将变高
再次，当错误状态寄存器是明确的。每个位
是通过读取错误状态寄存器或可以拆卸清理
荷兰国际集团的错误条件。
ARINC- 429发射器（ S）
在DD - 42900支持两种ARINC 429发射器。每
这些信道独立地传输数据，并且按照指定
ED Tx0上， TX1发出。在DD- 42900的发射输出为TTL
编码的数字数据流，其可以直接连接到
该ARINC- 429线驱动器。
数据传输率：
数据传输速率可被编程为信
内尔斯0和1独立。传输数据的速率被确定
通过在高速/低速位为每个发送通道
ARINC控制寄存器1和相关的ARINC时钟输入
（ ARINC- CLK 0或ARINC- CLK 1） 。这两个， 1 MHz的时钟ARINC
输入可连接到1 MHz的时钟输出，或者可以CON组
连接至另一个时钟源来实现传输数据速率
超过100 kHz或12.5 kHz的其他。传输时钟输入端应
10倍（对于高速模式）或80倍（低速
模式）所需的ARINC发射数据速率。
发送FIFO ：
每个发送器的信道设置有
输出的FIFO是32个字深和32位宽。当令状
荷兰国际集团的数据到Tx FIFO ，相关的禁用德克萨斯（ N）的位
ARINC-控制寄存器2可被设置为一逻辑零，直到
FIFO中装入所需要的数据。当设置了禁用
TX （ n）的低传输通道将发送32位的消息
单词的ARINC 429输出相应的字间的差距。
状态位表示FIFO为空时提供每个
发射器的ARINC状态寄存器。
环绕式的测试可以从Tx0上进行，以RX0和RX1 ，
从Tx1至Rx2的和RX3 。环绕式测试是通过启用
设置适当的位在ARINC控制寄存器1。
所传输的字奇偶校验可以改变偶校验
通过将相关联的事务处理（而不是通常的奇校验）
奇偶校验位在所述ARINC-控制寄存器1。这是非常有用的veri-
奇偶校验电路的每个的FY正确操作
收到环绕在测试模式电路。
通用中断
这三个通用中断输出，可用于mul-
tilevel中断或触发其他外部硬件的各种
条件。每个条件可以被映射到的任一项
三个通用中断或禁用（通过映射到
IRQ0哪个不存在） 。每一个中断输出可以亲
编程是任何一个级别的中断或脉冲中断通过
IRQ控制寄存器2，当编程脉冲中断
模式，相关的中断引脚变为低电平1 μS和回报
再高。当编程为电平中断模式下，
中断将保持到相关的IRQ状态寄存器
读取，从而扫清各相关位中断寄存器。
每个单独的中断寄存器，可以通过设置被屏蔽
婷IRQ控制其对应的位注册1.应
另外，遮蔽函数仅可以防止相关的
IRQ引脚变为有效。当屏蔽位被清零时，一个
如果一个或多个中断的中断可能发生在LEVEL IRQ模式
发生在时间条件面具被设置时。如果
用户需要确保当在清不会发生中断
荷兰国际集团的屏蔽位时，CPU应该被编程以读出的
相关的中断状态寄存器之前立即清除
该IRQ屏蔽位。
零等待模式操作
当零等待模式是由不接地的零启用
WAIT引脚，主微处理器可以从DD-读数据
42900的共享内存资源（ DMT和Rx RAM）无
使用READY或DTACK信号插入等待状态进入
微循环。这是通过一个附加的实现
“假读”所需要的地址。这种虚拟读取的原因
在DD - 42900从源获取数据，并将其放置在一个
锁存器。该数据随后可以从锁存器（字的字或读
逐字节）通过读出同一地址。因此，对于一个32位的
读在8位模式下，微处理器会进行共
5的读操作。第一次读是虚拟读取;
随后将读取传输数据。
处理器接口
处理器接口允许使用的任一个8位或16位
位数据总线。 Intel或Motorola的控制信号格式也可
使用。
数据设备公司
www.ddc-web.com
5
DD-42900
F-02/03-0
QQ：2881677436 复制
