DAC725
双16位
数位类比转换器
特点
q
完备的双V
OUT
DAC
q
双缓冲输入寄存器
q
高速数据输入：
串行或并行
q
高精度：
±
0.003 ％线性误差
q
14位单调性OVER
温度
q
塑料包装
q
清除输入要设置输出为零
描述
该DAC725是一个双16位DAC ，完成
内部参考和输出运算放大器。该DAC725是
设计成连接至一个8位微处理器总线
但也可以接口到更广泛的总线。混合动力
建筑最大限度地减少数字馈通典型
与美云相结合的数码产品相关
具有高精度的模拟电路总线接口电路
cuitry 。
16位数据字被装入任一数模转换器的
在每个16位字2个8位字节。的通用性
控制线允许数据字将被引导到
任一数模转换器，以任何顺序。电压输出DAC为
致力于为双极性输出电压
±10V.
该
输出立即为0V清除的COM时
命令给出。这个特征，结合总线
接口和完整的DAC电路，使得
DAC725适用于自动测试设备，电力
控制，伺服系统和机器人应用。
8
D / A
LATCH
8
16
高
字节
低
字节
16-
位
D / A
(A)
CS （ A）
8-Bit
数据总线
WR （ A）
A
0
A
1
A
2
WR （ B）
16-
位
D / A
(B)
CLR
控制逻辑
CS （ B）
高
字节
低
字节
8
D / A
LATCH
8
16
国际空港工业园邮寄地址：PO Box 11400 图森，亚利桑那州85734 街道地址： 6730 S.图森大道。 图森，亚利桑那州85706
联系电话： （ 520 ） 746-1111 TWX ： 910-952-1111 电缆： BBRCORP 电传： 066-6491 传真： （ 520 ） 889-1510 即时产品信息： （ 800 ） 548-6132
1987的Burr-Brown公司
PDS-757D
美国印刷八月，1993
特定网络阳离子
电动
在T
A
= + 25 ° C，V
CC
=
±15V,
过了10分钟的热身，除非另有说明。
DAC725JP
参数
输入
数字输入
决议
双极性输入代码
逻辑电平
(1)
: V
IH
V
IL
I
IH
(V
I
= +2.7V)
I
IL
(V
I
= +0.4V)
传输特性
准确性
线性误差
微分线性误差
(3)
在双极性零： KP
(3, 4)
增益误差
(5)
双极性零误差
(5)
Montonicity在指定的温度。范围
电源灵敏度： + V
CC
, –V
CC
V
DD
漂移
（在规定的温度范围内）
增益漂移
双极性零点漂移
微分线性过热
(3)
线性误差过温
(3)
建立时间
（以
±0.003%
FSR的）
(6)
20V步骤（ 2kΩ的负载）
1LSB步骤在最坏情况下的代码
(7)
压摆率
产量
输出电压范围
(8)
输出电流
输出阻抗
短路通用时间
电源要求
电压： + V
CC
–V
CC
V
DD
电流（无负载，
±15V
耗材） ： + V
CC
–V
CC
V
DD
功率耗散（ ±15V电源）
温度范围
规范
存储
*规格相同型号的左边。
注： （ 1 ）数字输入TTL ， LSTTL ， 54 / 74HC和54 / 74HTC兼容超出规格温度范围。 （ 2 ） FSR是指满量程范围。为
例如，对于
±10V
输出， FSR = 20V 。 （3）
±0.0015%
FSR是等于1LSB的16位分辨率。
±0.003%
FSR是等于1LSB的15位分辨率。
±0.006%
FSR是等于1LSB的14位分辨率。 （ 4 ）错误的输入码0000
H
（ BTC ） 。 （ 5 ）调整到0与外部微调电位器。调整增益
电位器绕双极零点的传递函数。 （ 6 ）最大代表3σ限制。没有测试此参数。 （7）所述的双极型最坏
案例代码变更为FFFF
H
到0000
H
（ BTC ） 。 （ 8 ）最小电源电压
±10V
输出摆幅约为
±13V.
输出摆幅为
±12V
用品是至少
±9V.
0
–60
+70
+150
*
*
*
*
°C
°C
+11.4
–11.4
+4.5
+15
–15
+5
+29
–35
+6
920
+16.5
–16.5
+5.5
+35
–40
+10
1175
*
*
*
*
*
*
*
*
*
*
*
*
*
*
*
*
*
V
V
V
mA
mA
mA
mW
±10
±5
0.15
不定
*
*
*
*
V
mA
±0.003
±0.0045
±0.07
±0.05
13
±0.0015
±0.0001
±10
±5
±0.0045
±0.006
±0.001
±0.006
±0.012
±0.2
±0.1
14
*
*
*
*
±0.003
*
*
±25
±12
±0.006
±0.006
8
4
±0.0015
0.003
±0.003
*
*
±0.003
±0.006
±0.006
±0.15
*
％ FSR的
(2)
％ FSR的
％ FSR的
%
％ FSR的
位
％ FSR / ％V的
CC
％ FSR / ％V的
DD
PPM /°C的
PPM的FSR /°C的
％ FSR的
％ FSR的
s
s
V / μs的
16
二进制补码
+2
–1
+5.5
+0.8
1
1
*
*
*
*
*
*
*
V
V
A
A
*
位
民
典型值
最大
民
DAC725KP
典型值
最大
单位
±0.012
±0.012
4
2.5
10
*
*
*
本文提供的信息被认为是可靠的;但是， BURR -BROWN承担不准确或遗漏不承担任何责任。 BURR -BROWN承担
对于使用这些信息，所有此类信息的使用不承担任何责任应完全由用户自己承担风险。价格和规格如有变更，
恕不另行通知。没有专利的权利或许可给任何此处所描述的电路被暗示或向任何第三方授予的。 BURR -BROWN没有授权或保证
任何Burr-Brown产品用于生命支持设备和/或系统。
DAC725
2
接线图
引脚说明
针
1
代号
CLR
描述
清晰的线条。设置D / A
注册0000
（十六进制）
,
这使双极零
在D / A输出。
逻辑电源（ + 5V ） 。
锁存使能的D / A锁存器
（低电平有效） 。
锁存使能为“低字节”
输入端（低电平有效） 。
锁存使能为“高字节”
输入端（低电平有效） 。
输入数据位7 ，如果恩
abling低字节（ LB ）闩锁，
或数据位15 ，如果使
高字节（ HB ）闩锁。
输入数据位6 ，如果恩
abling LB锁存器，或数据比特
14 ，如果让HB锁存器。
数据位5 （ LB ）或数据位
13 （ HB ） 。
数据位4 （ LB ）或数据位
12 （ HB） 。
数据位3 （ LB ）或数据位
11 （ HB ） 。
数据位2 （ LB ）或数据位
10 （ HB ） 。
数据位1 （ LB ）或数据位9
（ HB ） 。
数据位0 （ LB ）或数据位
8 （ HB ） 。
数字通用。
电压输出DAC为B.
模拟常见的DAC B.
在 - 在总结结
ternal运算放大器的DAC B.
增益调节引脚用于DAC B.
写控制线DAC B.
片选控制线
DAC B.
正电源电压
(+15V).
负电源电压
(–15V).
片选控制线
DAC A.
写控制线DAC A.
电压输出DAC为A.
模拟常见的DAC A.
在 - 在总结结
ternal运算放大器的DAC A.
增益调节引脚用于DAC A.
CLR
V
DD
A
2
A
0
A
1
D
7
(D
15
)
D
6
(D
14
)
D
5
(D
13
)
D
4
(D
12
)
D
3
(D
11
)
D
2
(D
10
)
D
1
(D
9
)
D
0
(D
8
)
DCOM
1
2
3
4
5
6
7
8
9
10
11
12
13
14
高
字节
LATCH
低
字节
LATCH
8
28
27
26
8
D / A
16
LATCH
16-
位
D / A
25
24
23
22
21
20
19
18
8
D / A
16
LATCH
低
字节
LATCH
8
15
16-
位
D / A
17
16
GA （ A）
SJ （ A）
ACOM
(A)
V
OUT
(A)
2
3
4
5
6
V
DD
A
2
A
0
A
1
D
7
(D
15
)
（MSB）
高
字节
LATCH
WR （ A）
CS （ A）
–V
CC
7
D
6
(D
14
)
8
+V
CC
D
5
(D
13
)
D
4
(D
12
)
D
3
(D
11
)
D
2
(D
10
)
D
1
(D
9
)
D
0
(D
8
)
DCOM
V
OUT
(B)
ACOM （ B）
SJ （ B）
GA （ B）
WR （ B）
CS （ B）
+V
CC
–V
CC
CS （ A）
WR （ A）
V
OUT
(A)
ACOM （ A）
SJ （ A）
GA （ A）
9
CS （ B）
WR （ B）
GA （ B）
SJ （ B）
ACOM
(B)
V
OUT
(B)
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
绝对最大额定值
V
DD
常见................................................ ........................ 0V ， + 15V
+V
CC
常见................................................ ...................... 0V ， + 18V
–V
CC
常见................................................ ...................... 0V ， -18V
数字数据输入到COMMON ...................................... -0.5V ，V
DD
+ 0.5
直流电流的任何输入.............................................. ........................
±10mA
参考输出常见........................不定短路常见
V
OUT
.................................................. ..........短不定常见
外部电压施加于R2
F
.........................................................
±18V
外部电压加到D / A输出.......................................... .....
±5V
功耗................................................ ........................ 2000MW
存储温度................................................ ...... -60 ° C至+ 150°C
焊接温度（焊接， 10秒） ........................................... ....... 300℃
注：这些器件对静电放电敏感。适当
I.C.处理程序应遵循。
条件超过上述“绝对最大额定值”，可能会导致
永久损坏设备。暴露在绝对最大条件
系统蒸发散长时间可能会影响器件的可靠性。
包装信息
模型
DAC725JP
DAC725KP
包
28引脚塑料DIP
28引脚塑料DIP
封装图
数
(1)
215
215
订购信息
模型
DAC725JP
DAC725KP
线性误差
MAX（ FSR的百分比）
±0.012
±0.006
温度
范围
0 ° C至+ 70°C
0 ° C至+ 70°C
注： （ 1 ）有关详细的图纸和维表，请参阅数据结束
片，或的Burr-Brown IC数据手册附录D 。
3
DAC725
讨论
特定网络阳离子
数字输入代码
该DAC725接受正真正的二进制补码
输入代码，如表Ⅰ所示的数据被加载到
任一数模转换器， 8位的时间。的数据也可以被提供时钟
到设备中的串行格式。
模拟输出
（二进制补码，
双极性操作，所有型号）
+满量程
零
- 1LSB
=满量程
零漂移
零点漂移是在0000的输出测量的变化
H
加到D /在指定的A转换器的输入
温度范围。此代码对应于0V的模拟
输出。
在t偏移的最大变化
民
或T
最大
被引用
至+ 25 ℃下的零位误差和由温度分
改变。这种漂移表现在FSR / ℃。
建立时间
在D / A的建立时间是需要的总时间
模拟输出到围绕其最终的误差带内解决
在数字输入更改后的值。参见图1为
典型值，该系列产品。
数字输入代码
7FFF
H
0000
H
FFFF
H
8000
H
表一，数字输入代码。
准确性
线性
本说明书中描述了最重要的测之一
的D / A转换器的性能祖雷斯贝尔。线性误差
模拟输出从一个直线绘制的偏差
通过端点（零下全面点加满
刻度点） 。
微分线性误差
微分线性误差的D （ DLE ） / A转换器的
从在输出一个理想的1LSB变化偏差时
输入的变化，从一个相邻代码到下一个。一个differ-
的无穷区间线性误差规范
±1/2LSB
指
输出的步长可以是1 / 2LSB和3 / 2LSB时间
相邻代码之间的输入变化。负DLE
规范-1LSB最大（ -0.006 ％为14位的谐振
lution ）保证单调性。
单调性
单调性保证了模拟输出将增加或
保持不变，以增加输入的数字码。该
DAC725被指定为单调到14位以上的
整个规范的范围内。
漂移
增益漂移
增益漂移为满量程范围的变化的量度
输出过温在百万分之几表示每
摄氏度（ ppm的/ ℃）。增益漂移成立：
（1）测试在t终点的差异
民
+ 25℃和叔
最大
,
（2）计算增益误差相对于+ 25 ℃的
值，并
（3）由温度变化划分。
该DAC725被指定为最大增益和失调
值的温度。这告诉系统设计师
最大可预期在整个温度范围，而不管
的室温值。
最后，值误差带％
满量程范围（ ± ％ FSR的）
1
0.1
0.01
0.001
0.1
1
10
稳定时间（微秒）
100
图1.最终-值误差带对战满量程范围
的稳定时间。
稳定时间被指定为
±0.003%
FSR （± 1 / 2LSB
为14位），用于两个输入条件：满量程范围
20V （ ± 10V ） ，和1LSB变化的“重大变化
携带“，在该点的最坏情况下的稳定时间
发生。这是最坏情况下的点，因为所有的输入比特
从一个代码到下一个外出时发生变化。
电源灵敏度
电源灵敏度是a的效果的测量
改变电源电压的D / A转换器
输出。它被定义为FSR的变化在输出的百分比
每变化百分比在任一正电源（+ V
CC
),
负电源（ -V
CC
）或逻辑电源（V
DD
）有关
标称电源电压（见图2） 。它被指定
用于直流或低频的变化。典型的表现
曲线在图2中示出的高频变化的影响
在电源电压。
DAC725
4
％的FSR误差为％变更为V
供应
0.03
0.025
0.02
0.015
0.01
0.005
0
1
10
100
1k
10k
100k
电源的纹波频率（Hz ）
增益调整
要调整DAC725的增益设定DAC为7FFF
H
为
两个DAC 。调整每个DAC的增益得到充分
为+ 9.99969V刻度电压示于表II 。
数字
输入
CODE
一个LSB
7FFF
H
8000
H
双极性输出，
±
10V
16位
305
+9.99969
–10
15位
610
+9.99939
–10
14位
1224
+9.99878
–10
单位
V
V
V
-15V电源
+ 15V电源
+ 5V电源
表II 。数字输入代码。
接口逻辑和时序
控制逻辑功能的芯片选择（ CS
A
或CS
B
),
写（ WR
A
或WR
B
） ，锁存使能（A
0
, A
1
, A
2
） ，并明确
库（CLR） 。这些引脚提供控制功能的微
处理器接口。有一个写和一个芯片选择为
DAC
A
和DAC
B
通道。这允许8位数据
字可以从数据总线锁存到输入锁存器或
从输入锁存器的DAC到DAC锁存器中，
A
， DAC
B
或
两者。
A
0
1
1
1
0
0
0
X
X
A
1
1
0
0
1
1
0
X
X
A
2
0
1
0
1
0
1
X
X
WR （ A）
0
0
0
0
0
1
1
0
CS （ A）
0
0
0
0
0
1
0
1
描述
DAC锁存使能，通道A
启用输入锁存高字节，通道A
高字节流经到DAC ，通道A
低字节的数据总线，通道A锁存
低字节流经到DAC ，通道A
字节锁存串行输入模式
没有数据被锁存
没有数据被锁存
图2.电源抑制对战电源
纹波频率。
操作说明
电源连接
为了获得最佳性能和噪声抑制，电源
去耦电容应添加如图中
连接图。 1μF到10μF的钽电容应
位于靠近D / A转换器。
外部零点和增益调节
零点和增益可通过安装外部零修整
和增益电位器。连接这些电位为
在连接图中所示和所描述的调整
下文。该电位器的TCR的应为100ppm / ℃或
减。在3.9MΩ和270kΩ的电阻（±20 ％的碳或
更好的）应位于靠近D / A转换器
防止噪声干扰。如果它不便于使用这些
高值电阻，相当于“T”型网络，如图
图3中，可以被取代代替3.9MΩ的电阻器。
一个0.001μF至0.01μF的低漏电薄膜电容器应
从增益调节连接到模拟公共端，以防止
噪声。请参考图4的关系失调和
增益调整。
3.9M
180k
180k
“1”或“0”表示的TTL逻辑电平的信道A示出。
表III 。数据传输的真值表。
1LSB
满量程范围
+满量程
范围
增益调整
收益
调整
旋转
线
失调调整
翻译
线
模拟输出
输入= 8000
H
10k
输入= 7FFF
H
输入= 0000
H
范围
失调调整
图3.等效电阻。
零点调整
通过加载代码0000
H
时，DAC将迫使0V。抵消
通过使用图5中的替代的电路调整
方法是使用CLR的控制设置的DAC
0V 。零点校准应增益校准之前进行。
=满量程
数字输入
零点和增益调节图4.关系
对于DAC725 。
5
DAC725
QQ：2881677436 复制
