DAC5675
SLAS352C - 2001年12月 - 修订2004年8月
14位， 400 MSPS
数位类比转换器
特点
D
400 MSPS的更新速率
D
LVDS兼容的输入接口
D
无杂散动态范围（ SFDR ）为
D
奈奎斯特
- 69 dBc的70 - MHz的IF ， 400 MSPS
W- CDMA邻道功率比
ACPR
- 73 dBc的在30.72 MHz的IF ， 122.88 MSPS
- 71 dBc的在61.44 MHz的IF ， 245.76 MSPS
微分可伸缩电流输出： 2 mA至
20毫安
片内1.2 V参考
采用3.3 V单电源供电
功耗： 820在f
CLK
= 400 MSPS ，
f
OUT
± 70兆赫
包装： 48引脚HTQFP PowerPad ，
T
JA
= 28.8 ° C / W
描述
该DAC5675是一个14位分辨率高
-
速度
数字 - 模拟转换器。该DAC5675设计
在有线高速数字数据传输和
无线通信系统中，高频
直接数字合成器（DDS ）和波形
重建中的测试和测量应用。
该DAC5675具有优良的无杂散动态
范围（SFDR）在高的中频，它
使DAC5675非常适合于多载波
在TDMA和CDMA传输为基础的蜂窝基
收发台BTS 。
该DAC5675从单电源电压工作
3.3 V.功耗为820毫瓦，在f
CLK
= 400 MSPS ，
f
OUT
= 70兆赫。该DAC5675提供了标称
20mA的满量程差分电流输出，
支持单端和差分两种
应用程序。输出电流可以被直接送入
没有额外的外部输出缓冲器的负载
所需。输出被称为模拟电源
电压AVDD 。
该DAC5675是德州仪器制造的
先进的高速混合信号BiCMOS工艺。
该DAC5675包括LVDS（低电压
差分信号）接口。 LVDS具有低
差分电压摆动以低恒定功率
在频率上的消耗，从而允许高速
具有低噪声电平，即，低数据传输
电磁干扰（EMI） 。 LVDS是典型的
在低电压数字CMOS工艺实现的，
使其成为理想的技术，高速接口
的DAC5675和高速低电压之间
CMOS ASIC或FPGA 。该DAC5675电流 -
源阵列架构，支持高达更新率
400 MSPS 。片上边沿触发式输入锁存器
为最小建立时间和保持时间，从而
放松的接口时序。
D
D
D
D
D
应用
D
蜂窝基站收发信机发送
通道
- CDMA ： WCDMA ， CDMA2000 ， IS- 95
- TDMA的GSM， IS-136 ， EDGE / GPRS
- 支持单载波和多载波
应用
测试与测量：任意波形
GENERATION
直接数字频率合成器（DDS ）
电缆调制解调器头端
D
D
D
请注意，一个重要的通知有关可用性，标准保修，并且在关键的应用程序中使用
德州仪器公司的半导体产品和免责条款及其出现在此数据表的末尾。
使用PowerPad是德州仪器的商标。所有其他商标均为其各自所有者的财产。
PRODUCTION数据信息为出版日期。
产品符合每德州仪器条款规范
标准保修。生产加工并不包括
所有测试参数。
版权
2002年至2004年，德州仪器
www.ti.com
1
DAC5675
SLAS352C - 2001年12月 - 修订2004年8月
描述（续）
该DAC5675具有差动变压器耦合输出专门设计了一个50 Ω双
端接负载。用20mA的满量程输出电流，无论是4：1的阻抗比（产生输出
支持1阻抗比变压器（-2 dBm的） ： 4 DBM）和1个电源。最后一个配置首选
为获得最佳性能，在高输出频率和更新速率。的输出电压范围的符合性
从2.15 V至AVDD + 0.03 V.
一个准确的片1.2 - V温度补偿带隙基准和控制放大器，允许用户
调整为20 mA时，这输出电流下降到2毫安。这提供20 dB增益范围控制功能。
可替换地，外部基准电压可以被施加。该DAC5675具有休眠模式，
降低待机功耗约为150毫瓦。
该DAC5675采用48引脚HTQFP热增强使用PowerPad封装。这个包增加
热效率在一个标准尺寸的IC封装。该设备的特点是工作在工业
温度范围为-40 ° C至85°C 。
PHP包
（ TOP VIEW ）
48 47 46 45 44 43 42 41 40 39 38 37
AVDD
AGND
AGND
AVDD
IOUT2
IOUT1
AVDD
AGND
ExtIO的
BIASJ
DLLOFF
睡觉
D13A
D13B
D12A
D12B
D11A
D11B
D10A
D10B
D9A
D9B
D8A
D8B
1
2
3
4
5
6
7
8
9
10
11
12
13 14 15 16 17 18 19 20 21 22 23 24
36
35
34
33
32
31
30
29
28
27
26
25
D0B
D0A
D1B
D1A
D2B
D2A
D3B
D3A
D4B
D4A
D5B
D5A
TA
-40 ° C至85°C
2
D7A
D7B
DVDD
DGND
DVDD
DGND
AGND
AVDD
CLKC
CLK
D6A
D6B
可选项
封装器件
48 HTQFP将PowerPAD塑料四方扁平封装
DAC5675IPHP
DAC5675IPHPR
www.ti.com
DAC5675
SLAS352C - 2001年12月 - 修订2004年8月
功能框图
睡觉
DAC5675
带隙
参考
1.2 V
IOUT1
ExtIO的
BIASJ
IBIAS
+
控制放大器
当前
来源
ARRAY
产量
当前
开关
IOUT2
14
D [ 13 ： 0 ]答
D [ 13 ： 0 ] B
14
LVDS
输入
接口
输入
锁存器
解码器
DAC
LATCH
+
DRIVERS
CLK
CLKC
+
DLL
DLLOFF
AVDD(4x)
AGND(4x)
DVDD(2x)
DGND(2x)
www.ti.com
3
DAC5675
SLAS352C - 2001年12月 - 修订2004年8月
终端功能
终奌站
名字
AGND
AVDD
BIASJ
CLK
CLKC
D[13..0]A
号
19, 41, 46, 47
20, 42, 45, 48
39
22
21
1, 3, 5, 7, 9, 11,
13, 23, 25, 27,
29, 31, 33, 35
2, 4, 6, 8, 10, 12,
14, 24, 26, 28,
30, 32, 34, 36
16, 18
38
15, 17
40
43
44
37
I / O
I
I
O
I
I
I
模拟负电源电压（接地）
模拟正电源电压
满量程输出电流偏置
外部时钟输入
互补的外部时钟输入
LVDS的正输入端，数据位0到13的
D13A是最显著数据位（MSB）
D0A是至少显著数据位（MSB）
LVDS的负输入端，数据位0至13
D13B是最显著数据位（MSB）
D0B是至少显著数据位（MSB）
数字负电源电压（地）
高DLL关/低= DLL上
数字正电源电压
内部基准电压或外部基准输入。需要一个0.1μF的去耦电容到AGND
作为参考输出时。
DAC电流输出。当所有的输入位都设置DAC的负载1.将基准侧的满量程
电阻AVDD
DAC的互补电流输出。满量程时，所有输入位DAC 0连接基准边
负载电阻为AVDD
异步硬件掉电输入。高电平有效。没有拉下或拉起。
必须置高或低。
描述
D[13..0]B
I
DGND
DLLOFF
DVDD
ExtIO的
IOUT1
IOUT2
睡觉
I
I
I
I / O
O
O
I
4
www.ti.com
DAC5675
SLAS352C - 2001年12月 - 修订2004年8月
详细说明
图1示出当前转向DAC5675的一个简化框图。该DAC5675由一个
非晶体管电流源分割阵列，能够提供一个满量程输出电流高达20 mA电流。
差动电流开关指示每个电流源的电流，以任一个互补输出的
节点IOUT1或IOUT2 。因此，互补电流输出实现差异化经营，抵消了
共模噪声源（数字馈通，片和印刷电路板的噪声） ，直流失调，甚至阶失真
组件，从而倍增信号的输出功率。
满量程输出电流可以通过一个外部电阻器来设定（R
BIAS
）在同一个芯片上的带隙组合
基准电压源（ 1.2 V）和控制放大器。的电流（I
BIAS
）通过电阻R
BIAS
镜像
内部提供满量程输出电流等于16的时候，我
BIAS
。满量程电流是可调
20毫安向下至2 mA通过使用适当的偏置电阻的值。
睡觉
DAC5675
带隙
参考
1.2 V
3.3 V
（ AVDD ）
50
IOUT1
1:1
产量
RLOAD
50
ExtIO的
CEXT
0.1
F
BIASJ
0.1
F
1 k
IBIAS
+
控制放大器
当前
来源
ARRAY
产量
当前
开关
100
IOUT2
50
RBIAS
1 k
3.3 V
（ AVDD ）
14
D [ 13 ： 0 ]答
D [ 13 ： 0 ] B
14
LVDS
输入
接口
输入
锁存器
解码器
DAC
LATCH
+
DRIVERS
3.3 V
（ AVDD ）
1:4
时钟
输入
RT
200
CLK
CLKC
+
DLL
DLLOFF
AVDD(4x)
3.3 V
AGND(4x)
DVDD(2x)
3.3 V
DGND(2x)
图1.应用原理
www.ti.com
5
QQ：2881677436 复制
