10BIT 300MSPS三DAC
概述
这个核心dac1243x是一个三高速，数
- 模拟转换器。它包括三个高速
10位视频D / A转换器。
其最大转换速率为300MHz
DAC1243X
特点
-
300MSPS吞吐量
典型应用
- 图像处理
- 高分辨率彩色图形。
- 数字电视
- 小肚10位D / A转换器
- SFDR
-64dB使用FCLK = 300MHz的; FOUT = 1Mhz为
-56dB使用FCLK = 300MHz的; FOUT = 6MHz的
-
+ 2.5V电源
- 可选7.5IRE （ 40mV以内）的选择
-
兼容RS - 343A的输出电平
-
10位电压并联输入
-
保证单调性10位
- 商业温度范围
功能框图
5
二进制
最低有效位
分段
最高位
7.5IRE发生器
何[9：0 ]
数字
解码
5
1
IOR
5
二进制
最低有效位
分段
最高位
7.5IRE发生器
DG [9：0 ]
数字
解码
5
1
IOG
5
二进制
最低有效位
分段
最高位
7.5IRE发生器
DB [ 9 ： 0 ]
数字
解码
5
1
IOB
睡觉
CLK
BLANKEN
VSETUP
参考
块
7.5IRE
控制
CCOMP
VREFOUT
IRSET
SENSEZ
版本1.9 （ 2002年4月）
不承担因美国证券交易委员会供其使用，也不对任何
侵犯第三方专利或其他权利中可能
导致其使用。该数据表的内容是受
更改，恕不另行通知。
三星电子有限公司
10BIT 300MSPS DAC三重
CORE引脚说明
名字
I / O类型
I / O焊盘
引脚说明
DAC1243X
IOR ， IOG ， IOB
DR<9>~DR<0>
DG<9>~DG<0>
DB<9>~DB<0>
CLK
睡觉
VREFOUT
AO
DI
DI
DI
DI
DI
AB
poa_abb
picc_abb
picc_abb
picc_abb
picc_abb
picc_abb
poa_bb
红色，贪婪，蓝色电流输出。这些hsigh阻抗电流
源都能够直接驱动一个域金字塔之戒终止75
同轴电缆。
红，绿，蓝数据输入。
这些数据被锁在CLK的上升沿。
未使用的数据输入端应连接到无论是
普通PCB的电源或接地层。
CLK的上升沿锁存DR<9 ： 0> ， DG<9 ： 0> ， DB<9 ： 0>
和控制信号。它典型地是视频的像素时钟速率
系统。
节电控制引脚。 （戒严有效）
参考电压输入的DAC和电压基准。
外部直流电压（ 0.7V ） 。
补偿引脚。这是内部的补偿引脚
参考放大器。一个0.1uF的陶瓷电容必须连接
之间COMP和AVDD25A 。
该引脚应连接到AVDD25A 。
连接在此引脚与GND之间的电阻（ RSET ） ，控制
满量程的视频信号的幅度。
外部电阻连接
RSET （
） = VREFOUT / I （ IOR或IOG和IOB ）
×
31.96
7.5 IRE电平使能（为40mV ）
数字电源（ 2.5V
5%)
数字地
模拟电源（ 2.5V
5%)
模拟地
CCOMP
SENSEZ
AB
AO
poa_bb
poar50_bb
IRSET
AB
poa_bb
VSETUP
BLANKEN
VDD25A
VSS25A
VDD25A1
VSS25A1
DI
DI
DP
DG
AP
AG
picc_abb
picc_abb
vdd2t_abb
vdd2t_abb
vss2t_abb
vss2t_abb
核心配置
VDD25A1
VSS25A1
VDD25A
VSS25A
vbba
VBBA1
I / O型缩位。
-
-
-
-
IOR
AI ：模拟量输入
DI ：数字输入
AO ：模拟量输出
DO ：数字输出
AP：
DP ：
AG：
DG ：
AB ：
DB ：
模拟电源
数字电源
模拟地
数字地
模拟双向打印
模拟双向打印
何[9：0 ]
DG [9：0 ]
dac1243x
IOG
IOB
DB [ 9 ： 0 ]
-
-
-
-
-
-
BLANKEN
VSETUP SLEEP
CLK CCOMPSENSEZ
IRSET
VREFOUT
美国证券交易委员会ASIC
2 / 15
类似物
10BIT 300MSPS DAC三重
DAC1243X
功能说明
这是10位300MSPS数字到模拟数据
转换器和采用分段架构的4位
最高位侧的，二进制加权的架构的4位
LSB侧，主从架构的2位
LSB 。它包含第一锁存模块，解码模块的
第二个锁存器模块， AMP模块， BGR块，开关
缓冲块，用于掉电休眠模块，
CM （电流镜）模块和模拟开关模块。这
核心采用基准电流来决定当前1LSB
通过将基准电流通过32times大小。所以
参考电流必须恒定和
交换机的物理实际大小可以通过使用恒定
OPA模块具有高直流增益。最显著
这个核心模块是模拟开关模块，它必须
保持均匀，在每个开关，这样布局
设计师必须照顾的匹配特性
模拟开关和CM块。和80％以上
供给的电流消散在模拟开关块
和AMP模块。它采用了三星（ SEC）的标准
小区作为所有的数字锁存器，解码器和缓冲池。
并充分调整电流输出，你必须决定
"Rset"电阻值（连接到IREF引脚）和
"Vbias"电压值（连接到VREFOUT引脚） 。
它的输出电压可通过连接来获得
RL1 （连接到IOR ， IOG ， IOB引脚） 。
线性误差
：线性误差被定义为
实际的模拟输出的最大偏差
理想的输出，由直线决定的绘制
从零到满刻度。
单调性
： D / A转换器是单调的，如果
输出而增加或保持为常数
数字输入而增加。
偏移误差
：输出电流的偏差
从零的理想被称为偏移误差。对于IO ，
0mV产量预计当输入均为0 。
增益误差
：实际的区别
andideal输出范围。实际范围确定
通过在所有输入都设置为1秒减去输出
输出时，所有输入均设置为0。
输出顺从电压范围
：允许的范围
电压时的电流输出DAC的输出。
操作超出最大遵从限制可能
导致无论是输出级饱和或击穿
从而导致非线性的性能。
建立时间
：所需输出到时间
达到并保持有关规定误差带内
它的最终值，从输出开始时测得的
过渡
毛刺脉冲
：在一个非对称的开关时间
DAC产生不期望的输出瞬变是
由干扰脉冲量化。它被规定为
毛刺的PV-净面积
美国证券交易委员会ASIC
3 / 15
类似物
10BIT 300MSPS DAC三重
绝对最大额定值
特征
电源电压
在任何数字电压电压
存储温度范围
DAC1243X
符号
VDD25A
VDD25A1
VIN
TSTG
值
-0.5到3.3
VSS25A - 0.3 VDD25A + 0.3
-45至150
单位
V
V
C
笔记
1.强烈建议，为了避免电源闭锁所有供应
销（ VDD25A ， VSS25A ）来驱动来自同一来源。
2.绝对最大额定值单独应用，而所有其他
参数是在规定的操作条件。功能操作
在任何这些条件是不是暗示。
3.外加电压电流必须限制在规定的范围。
4.绝对最大额定值是值超出该设备可能是
永久损坏。正常操作不能保证。
推荐工作条件
特征
工作电源电压
数字输入电压高
低
工作温度范围
符号
VDD25A
VIH
VIL
TOPR
民
2.25
0.7*VDD25A
-
0
典型值
2.5
-
-
25
最大
2.75
-
0.3*VDD25A
70
单位
V
V
C
美国证券交易委员会ASIC
4 / 15
类似物
10BIT 300MSPS DAC三重
DC电气特性
DAC1243X
特征
决议
积分线性误差（ INL ）
民
10
2
2.5
1
1.0
典型值
-
1.5
1.5
0.4
±
2
%
100K
10p
最大
-
+
2
+
2.5
+
1
±10%
1.2
单位
位
最低位
最低位
最低位
%
FSR的
F
测试条件
0
°
C ~ 70
°
C
-45
°
C ~ 85
°
C
微分线性误差（ DNL ）
模拟输出
增益误差（使用外部参考）
输出顺从电压范围
输出电阻，溃败
输出电容Cout的
单调性
保证
你可以得到满量程
通过RSET （电流
)=
VREFOUT / I （负载）
×
31.96
满量程电流
15
-
18
mA
参考电压（分机）。
电源电流
0.65
-
0.7
60
0.75
70
V
mA
笔记
1.满量程电流可以通过使用外部RSET的电阻来改变
2.转换规格（除非另有规定）
(VDD=2.5V
±
0.25V,Vrefout=0.7V,Rset=1.27K
， C负载= 10pF的， R负载= 37.5
)
美国证券交易委员会ASIC
5 / 15
类似物
QQ：2880707522 复制
