DAC1005D650

双10位DAC ，高达650 Msps的; 2 ×4×和8 ×插值

版本01 - 2009年7月28日

产品数据表

1.概述

该DAC1005D650是一个高速10位双通道数位类比转换器

（ DAC ） ，可选2 × ，多载波无线优化的4 ×或8 ×插值滤池

发射器。

由于它的数字芯片上调制的DAC1005D650允许复杂的I和Q

输入被基带（ BB ），以IF转换了。混合频率调节

利用串行外设接口（ SPI ）与32位数控振荡器

（NCO） 。相位是由一个16位的寄存器来控制。

提供两种操作模式：单独的数据端口或单路交错

高速数据端口。在交错模式中，输入数据流被多路分解成

其原始的I和Q数据，然后锁存。

该DAC1005D650还包括一个2 × ， 4 ×和8×时钟倍频器，它提供了

适当的内部时钟和一个内部稳压器调节输出满量程电流。

2.特点

I

双10 -bit分辨率

I

650 Msps的最大更新率

I

I

I

I

I

I

I

I

I

I

IMD3 ： 79 dBc的; F

s

= 640 Msps的; F

o

= 96 MHz的

I

SFDR ： 75 dBc的; F

数据

= 80 MHz的;

f

s

= 640 Msps的; F

o

= 19 MHz的;在PLL

可选2 ， 4或8插

I

在4典型的0.95 W的电源消耗

滤池

插

输入数据速率高达160 Msps的

I

掉电模式和休眠模式

非常低的噪音无电容集成PLL

I

从可扩展性差的输出电流

1.6毫安至20 mA

32位可编程NCO频率

I

片1.25 V参考

双端口或交错的数据模式

I

外部模拟偏置控制

（10位辅助DAC ）

1.8 V和3.3 V电源供电

I

内部数字偏移控制

LVDS兼容的时钟

I

逆（罪孽X） / X功能

二的补或二进制偏移

I

完全兼容SPI端口

数据格式

3.3 V CMOS输入缓冲器

I

工业温度范围

40 °C

+85

°C

恩智浦半导体

DAC1005D650

双10位DAC ，高达650 Msps的; 2 ×4×和8 ×插值

3.应用

I

I

I

I

I

I

I

无线基础设施： LTE中的WiMAX ，GSM，CDMA ，WCDMA， TD-SCDMA的

通信： LMDS / MMDS ，点对点，点

直接数字频率合成器（DDS ）

宽带无线系统

数字无线电链路

仪器仪表

自动测试设备（ ATE ）

4.订购信息

表1中。

订购信息

包

名字

DAC1005D650HW/C1

HTQFP100

描述

塑料的热增强薄型四方扁平的封装; 100导线;

身体14

×

14

×

1毫米;裸露的芯片焊盘

VERSION

SOT638-1

类型编号

DAC1005D650_1

NXP B.V. 2009保留所有权利。

产品数据表

版本01 - 2009年7月28日

2 41

xxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxxxxxxxxxxxxxxxxx xxxxxxx x x x xxxxxxxxxxxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxxxxxxxxxx xx xx

xxxxx xxxxxxxxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxxxxxxxxxx xxxxxx xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxxx x x

xxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxxxxxxxxxxxxxxxxxxxxx xxxxx xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx xxxxxxxx

xxxxxxxxxxxxxxxxxxxxxxxxx xxxxxxxxxxxxxxxxxxxx xxx

5.框图

产品数据表

版本01 - 2009年7月28日

3 41

DAC1005D650_1

NXP B.V. 2009保留所有权利。

恩智浦半导体

SDO

SDIO

62

scs_n

SCLK

65

64

军士

COS

罪

混频器

63

SPI

10-BIT

OFFSET

控制

10-BIT

收益

控制

+

2

辅

DAC

3

AUXAP

AUXAN

DAC1005D650

18至25日，

28, 29

1019

10

FIR1

LATCH

I

2

×

FIR2

2

×

FIR3

2

×

混频器

90

A

x

罪恶X

+

DAC

91

IOUTAP

IOUTAN

双10位DAC ，高达650 Msps的; 2 ×4×和8 ×插值

68

双端口/

交错

数据模式

FIR1

41, 42

45至48

51 54

Q0至Q9

10

OFFSET

控制

FIR2

2

×

FIR3

2

×

混频器

参考

带隙

越权

GAPOUT

69

LATCH

Q

2

×

+

B

+

x

罪恶X

+

DAC

86

85

IOUTBP

IOUTBN

CLKP

CLKN

8

9

时钟发生器/

PLL

混频器

10-BIT

收益

控制

复合调制器

74

辅

DAC

73

DAC1005D650

10-BIT

OFFSET

控制

AUXBP

AUXBN

001aak158

66

RESET_N

图1 。

框图

恩智浦半导体

DAC1005D650

双10位DAC ，高达650 Msps的; 2 ×4×和8 ×插值

6.管脚信息

6.1钢钉

99 V

DDA(1V8)

98 AGND

97 V

DDA(1V8)

96 AGND

95 V

DDA(1V8)

93 V

DDA(1V8)

92 AGND

83 V

DDA(1V8)

81 V

DDA(1V8)

80 AGND

79 V

DDA(1V8)

78 AGND

77 V

DDA(1V8)

85 IOUTBN

91 IOUTAN

90 IOUTAP

100 AGND

86 IOUTBP

94 AGND

89 AGND

87 AGND

84 AGND

82 AGND

V

DDA(3V3)

AUXAP

AUXAN

AGND

V

DDA(1V8)

V

DDA(1V8)

AGND

CLKP

CLKN

1

2

3

4

5

6

7

8

9

76 AGND

北卡罗来纳州88

75 V

DDA(3V3)

74 AUXBP

73 AUXBN

72 AGND

71 V

DDA(1V8)

70 V

DDA(1V8)

69 GAPOUT

68越权

67 d.n.c.

66 RESET_N

65 SCS_N

64 SCLK

AGND 10

V

DDA(1V8)

11

d.n.c. 12

d.n.c. 13

TM1 14

TM0 15

V

DD(IO)(3V3)

16

GNDIO 17

I9 18

I8 19

I7 20

I6 21

I5 22

I4 23

I3 24

I2 25

AGND

DAC1005D650HW

63 SDIO

62 SDO

61 TM3

60 V

DD(IO)(3V3)

59 GNDIO

58北卡罗来纳州

57北卡罗来纳州

56北卡罗来纳州

55北卡罗来纳州

54 Q0

53 Q1

52 Q2

51 Q3

V

DDD(1V8)

26

DGND 27

I1 28

I0 29

北卡罗来纳州30

北卡罗来纳州31

V

DDD(1V8)

32

DGND 33

北卡罗来纳州34

北卡罗来纳州35

V

DDD(1V8)

36

DGND 37

TM2 38

DGND 39

V

DDD(1V8)

40

Q9 / SELIQ 41

Q8 42

DGND 43

V

DDD(1V8)

44

Q7 45

Q6 46

Q5 47

Q4 48

DGND 49

V

DDD(1V8)

50

001aak159

图2 。

引脚CON组fi guration

DAC1005D650_1

NXP B.V. 2009保留所有权利。

产品数据表

版本01 - 2009年7月28日

4 41

恩智浦半导体

DAC1005D650

双10位DAC ，高达650 Msps的; 2 ×4×和8 ×插值

6.2引脚说明

表2中。

符号

V

DDA(3V3)

AUXAP

AUXAN

AGND

V

DDA(1V8)

V

DDA(1V8)

AGND

CLKP

CLKN

AGND

V

DDA(1V8)

d.n.c.

d.n.c.

TM1

TM0

V

DD(IO)(3V3)

GNDIO

I9

I8

I7

I6

I5

I4

I3

I2

V

DDD(1V8)

DGND

I1

I0

北卡罗来纳州

北卡罗来纳州

V

DDD(1V8)

DGND

北卡罗来纳州

北卡罗来纳州

V

DDD(1V8)

DGND

TM2

DGND

DAC1005D650_1

引脚说明

针

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

32

33

34

35

36

37

38

39

TYPE

[1]

P

O

O

G

P

P

G

I

I

G

P

-

-

I / O

I / O

P

G

I

I

I

I

I

I

I

I

P

G

I

I

I

I

P

G

I

I

P

G

-

G

描述

模拟电源电压3.3 V

辅助DAC B输出电流

补充辅助DAC B输出电流

模拟地

模拟电源电压1.8 V

模拟电源电压1.8 V

模拟地

时钟输入

互补时钟输入

模拟地

模拟电源电压1.8 V

不要连接

不要连接

测试模式1 （连接到DGND ）

测试模式0 （连接到DGND ）

输入/输出缓冲器电源电压3.3 V

输入/输出缓冲器地

我的数据输入9位（MSB ）

我的数据输入8位

我的数据输入7位

我的数据输入6位

我的数据输入5位

我的数据输入4位

I数据输入3位

我的数据输入位2

数字电源电压1.8 V

数字地

我的数据输入位1

余数据输入的位0 （LSB）

没有连接

没有连接

数字电源电压1.8 V

数字地

没有连接

没有连接

数字电源电压1.8 V

数字地

测试模式2 （连接到DGND ）

数字地

NXP B.V. 2009保留所有权利。

产品数据表

版本01 - 2009年7月28日

5 41