添加收藏夹  设为首页  深圳服务热线:13692101218  13751165337
51电子网联系电话:13692101218
位置:首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第537页 > Cy7C1381D
CY7C1381D/CY7C1381F
CY7C1383D/CY7C1383F
18兆位( 512K的× 36/1米× 18 )
流经SRAM
18兆位( 512K的× 36/1米× 18 )流过SRAM
特点
功能说明
该CY7C1381D / CY7C1381F / CY7C1383D / CY7C1383F是
3.3 V ,有512K × 36和1米× 18通过同步流程
SRAM的设计与高速微处理器接口
以最小的胶合逻辑
[1]
。从时钟的最大访问延迟
上升为6.5纳秒( 133 MHz的版本) 。 2位芯片计数器捕获
在一个脉冲串的第一个地址,并递增地址
自动的突发访问的其余部分。所有同步
输入端通过由正边沿控制寄存器控
触发时钟输入(CLK) 。同步输入包括所有
地址,所有的数据输入,地址流水线芯片使能( CE
1
),
深度扩展芯片启用( CE
2
和CE
3 [2]
) ,突发控制
输入( ADSC , ADSP和ADV ) ,写入启用( BW
x
和BWE )
与全局写(GW) 。异步输入包括输出
启用( OE )和ZZ引脚。
该CY7C1381D / CY7C1381F / CY7C1383D / CY7C1383F允许
交错式或线性突发序列,由MODE选择
输入引脚。一个高选择交错突发序列,而
低电平选择线性突发序列。突发访问能
与处理器的地址选通( ADSP )或高速缓存启动
控制器地址选通( ADSC )的投入。地址进展
由地址前进( ADV)输入控制。
地址和芯片使注册在上升沿
时钟在地址选通处理器( ADSP )或地址选通
控制器( ADSC)是活动的。随后一阵地址可以
在内部产生由预先销(ADV ),为控制。
CY7C1381D / CY7C1381F / CY7C1383D / CY7C1383F工作
从+ 3.3V核心供电,而所有输出与操作
+ 2.5V或+ 3.3V供电。所有的输入和输出
JEDEC标准和JESD8-5兼容。
支持133 MHz的总线操作
有512K × 36和1米× 18个通用I / O
3.3 V内核电源(V
DD
)
2.5 V或3.3 V的I / O电压(V
DDQ
)
快时钟到输出时间
6.5纳秒( 133 MHz的版本)
提供高性能2-1-1-1接入速率
用户可选的突发计数器支持英特尔奔腾
交错式或线性突发序列
独立的处理器和控制器地址选通
同步自定时写
异步输出使能
CY7C1381D / CY7C1381F在JEDEC标准的可
无铅100引脚TQFP封装,无铅和无无铅165球
FPBGA封装。 CY7C1381F / CY7C1383F可用
无铅和无无铅119球BGA封装
IEEE 1149.1 JTAG兼容的边界扫描
ZZ睡眠模式选项
笔记
1.为了达到最佳做法或建议,请参考赛普拉斯应用笔记AN1064 ,
SRAM系统设计指南
on
www.cypress.com 。
2. CE
3,
CE
2
对于TQFP只有165 FBGA封装。 119 BGA仅在1芯片使能提供。
赛普拉斯半导体公司
文件编号: 38-05544牧师* I
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2011年2月3日
[+ ]反馈
CY7C1381D/CY7C1381F
CY7C1383D/CY7C1383F
逻辑框图 - CY7C1381D / CY7C1381F
[3]
(512 K × 36)
A0, A1, A
地址
注册
A
[1:0]
模式
ADV
CLK
BURST Q1
计数器
逻辑
Q0
CLR
ADSC
ADSP
DQ
D
,
DQP
D
BW
D
字节
写注册
DQ
C
,
DQP
C
写注册
DQ
B
,
DQP
B
写注册
写注册
DQ
A
,
DQP
BW
A
BWE
GW
CE1
CE2
CE3
OE
DQ
A
,
DQP
字节
写注册
A
DQ
D
,
DQP
D
字节
写注册
DQ
C
,
DQP
C
写注册
DQ
B
,
DQP
B
BW
C
内存
ARRAY
SENSE
安培
产量
缓冲器
的DQ
DQP
A
DQP
B
DQP
C
DQP
D
BW
B
字节
写注册
启用
注册
输入
注册
睡觉
逻辑框图 - CY7C1383D / CY7C1383F
[3]
(1 M × 18)
A0,A1,A
模式
ADV
地址
注册
A[1:0]
BURST Q1
计数器
Q0
DQ
B
, DQP
B
BW
B
DQ
B
, DQP
B
写入驱动器
内存
ARRAY
SENSE
安培
产量
缓冲器
DQ
A
, DQP
A
BW
A
BWE
GW
CE
1
CE
2
CE
3
OE
启用
DQ
A
, DQP
A
写入驱动器
输入
注册
的DQ
DQP
A
DQP
B
睡觉
控制
3. CY7C1381F和CY7C1383F只有1个芯片使能( CE
1
).
文件编号: 38-05544牧师* I
第34 2
[+ ]反馈
CY7C1381D/CY7C1381F
CY7C1383D/CY7C1383F
目录
选型指南................................................ ................ 4
引脚配置................................................ 5 ...........
引脚定义................................................ .................. 8
功能概述................................................ ........ 9
单一的读访问.............................................. 10
单写访问发起的ADSP ................. 10
单写访问发起ADSC ................. 10
突发序列................................................ ............ 10
睡眠模式................................................ ............... 10
ZZ模式电气特性............................... 11
真值表................................................ ...................... 12
真值表进行读/写............................................ 13
真值表进行读/写............................................ 13
IEEE 1149.1串行边界扫描( JTAG ) .................. 14
禁用JTAG特性...................................... 14
TAP控制器状态图....................................... 14
测试访问端口( TAP ) ............................................ 14
TAP控制器框图...................................... 14
执行TAP复位.................................. 14
TAP寄存器................................................ ...... 14
TAP指令集............................................... .... 15
TAP时序................................................ ...................... 16
TAP交流开关特性............................... 16
3.3 V TAP交流测试条件....................................... 17
3.3 V TAP AC输出负载等效......................... 17
TAP直流电气特性和
工作条件................................................ ..... 17
识别寄存器定义................................ 18
扫描寄存器大小............................................... ........ 18
识别码................................................ ....... 18
119球BGA边界扫描顺序............................. 19
165球BGA边界扫描顺序............................. 20
最大额定值................................................ ........... 21
经营范围................................................ ............. 21
中子软错误免疫性......................................... 21
电气特性............................................... 21
电容................................................. ................... 22
热阻................................................ ........ 22
开关特性.............................................. 23
时序图................................................ ............ 24
订购信息................................................ ...... 28
订购代码定义......................................... 28
包图................................................ .......... 29
与缩略语................................................. ....................... 32
文档约定................................................ 32
计量单位............................................... ........ 32
文档历史记录页............................................... .. 33
销售,解决方案和法律信息...................... 34
全球销售和设计支持....................... 34
产品................................................. ................... 34
的PSoC解决方案................................................ ......... 34
文件编号: 38-05544牧师* I
第34 3
[+ ]反馈
CY7C1381D/CY7C1381F
CY7C1383D/CY7C1383F
选购指南
描述
最大访问时间
最大工作电流
最大的CMOS待机电流
133兆赫
6.5
210
70
100兆赫
8.5
175
70
单位
ns
mA
mA
文件编号: 38-05544牧师* I
第34 4
[+ ]反馈
CY7C1381D/CY7C1381F
CY7C1383D/CY7C1383F
销刀豆网络gurations
图1. 100引脚TQFP引脚( 3芯片使能)
A
A
CE
1
CE
2
BW
D
BW
C
BW
B
BW
A
CE
3
V
DD
V
SS
CLK
GW
BWE
OE
ADSC
ADSP
ADV
A
A
100
99
98
97
96
95
94
93
92
91
90
89
88
87
86
85
84
83
82
81
DQP
C
DQ
C
DQ
C
V
DDQ
V
SSQ
DQ
C
DQ
C
DQ
C
DQ
C
V
SSQ
V
DDQ
DQ
C
DQ
C
V
SS
/ DNU
V
DD
NC
V
SS
DQ
D
DQ
D
V
DDQ
V
SSQ
DQ
D
DQ
D
DQ
D
DQ
D
V
SSQ
V
DDQ
DQ
D
DQ
D
DQP
D
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
CY7C1381D
(512 K × 36)
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
DQP
B
DQ
B
DQ
B
V
DDQ
V
SSQ
DQ
B
DQ
B
DQ
B
DQ
B
V
SSQ
V
DDQ
DQ
B
DQ
B
V
SS
NC
V
DD
ZZ
DQ
A
DQ
A
V
DDQ
V
SSQ
DQ
A
DQ
A
DQ
A
DQ
A
V
SSQ
V
DDQ
DQ
A
DQ
A
DQP
A
NC
NC
NC
V
DDQ
V
SSQ
NC
NC
DQ
B
DQ
B
V
SSQ
V
DDQ
DQ
B
DQ
B
V
SS
/ DNU
V
DD
NC
V
SS
DQ
B
DQ
B
V
DDQ
V
SSQ
DQ
B
DQ
B
DQP
B
NC
V
SSQ
V
DDQ
NC
NC
NC
100
99
98
97
96
95
94
93
92
91
90
89
88
87
86
85
84
83
82
81
A
A
CE
1
CE
2
NC
NC
BW
B
BW
A
CE
3
V
DD
V
SS
CLK
GW
BWE
OE
ADSC
ADSP
ADV
A
A
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
CY7C1383D
(1 M × 18)
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
A
NC
NC
V
DDQ
V
SSQ
NC
DQP
A
DQ
A
DQ
A
V
SSQ
V
DDQ
DQ
A
DQ
A
V
SS
NC
V
DD
ZZ
DQ
A
DQ
A
V
DDQ
V
SSQ
DQ
A
DQ
A
NC
NC
V
SSQ
V
DDQ
NC
NC
NC
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
模式
A
A
A
A
A
1
A
0
NC
NC
V
SS
V
DD
A
A
A
A
A
A
A
A
A
模式
A
A
A
A
A
1
A
0
NC
NC
V
SS
V
DD
文件编号: 38-05544牧师* I
A
A
A
A
A
A
A
A
A
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
第34 5
[+ ]反馈
CY7C1381D , CY7C1381F
CY7C1383D , CY7C1383F
18兆位( 512K ×36 / 1M ×18 )流通型SRAM
特点
支持133 MHz的总线操作
512K × 36和1M × 18通用IO
3.3V核心电源(V
DD
)
2.5V或3.3V IO电源(V
DDQ
)
快速时钟到输出时间
- 6.5 ns的(的133 MHz版本)
提供高性能2-1-1-1接入速率
用户可选的突发计数器支持Intel
奔腾
交错式或线性突发序列
独立的处理器和控制器地址选通
同步自定时写
异步输出使能
CY7C1381D / CY7C1383D在JEDEC标准的可
无铅100引脚TQFP封装,无铅和无无铅165球
FBGA封装。 CY7C1381F / CY7C1383F可用
无铅和无无铅119球BGA封装
IEEE 1149.1 JTAG兼容的边界扫描
ZZ睡眠模式选项
功能说明
[1]
该CY7C1381D / CY7C1383D / CY7C1381F / CY7C1383F是
3.3V , 512K ×36和1米x 18通过同步流程
静态存储器,
设计
to
接口
快速
微处理器最小胶合逻辑。最大访问
从时钟的上升延迟为6.5纳秒( 133 MHz的版本) 。 2位
片上计数器捕获所述第一地址中的脉冲串和
自动递增地址突发的其余部分
访问。所有同步输入是通过寄存器门
由上升沿触发的控制输入时钟(CLK ) 。该
同步输入包括所有地址,所有的数据输入,
地址流水线芯片使能( CE
1
) ,深度扩展芯片
启用( CE
2
和CE
3 [2]
) ,突发控制输入( ADSC , ADSP ,
和ADV ) ,写入启用( BW
x
和BWE )和全局写
(GW) 。异步输入包括输出使能( OE )
和ZZ引脚。
CY7C1381D/CY7C1383D/CY7C1381F/CY7C1383F
允许交错或线性猝发序列,由所选择的
MODE输入引脚。一个高选择一个交错的爆
序列,而一个低电平选择线性脉冲串序列。爆
存取可以与处理器进行地址选通启动
( ADSP )或高速缓存控制器的地址选通脉冲( ADSC )的投入。
地址前进是由地址控制
前进( ADV )的输入。
地址和芯片使注册在上升沿
时钟在地址选通处理器( ADSP )或地址
频闪控制器( ADSC )是活动的。随后爆
地址可以被内部产生由作为控制
提前销( ADV ) 。
CY7C1381D/CY7C1383D/CY7C1381F/CY7C1383F
从+ 3.3V核心供电,而所有输出工作
工作于+ 2.5V或+ 3.3V供电。所有输入和输出
是JEDEC标准和JESD8-5兼容。
选购指南
133兆赫
最大访问时间
最大工作电流
最大的CMOS待机电流
6.5
210
70
100兆赫
8.5
175
70
单位
ns
mA
mA
注意事项:
1.为了达到最佳做法或建议,请参考赛普拉斯应用笔记AN1064 ,
SRAM系统设计指南
on
www.cypress.com 。
2. CE
3,
CE
2
对于TQFP只有165 FBGA封装。 119 BGA仅在1芯片使能提供。
赛普拉斯半导体公司
文件编号: 38-05544牧师* F
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的二月07 , 2007
[+ ]反馈
CY7C1381D , CY7C1381F
CY7C1383D , CY7C1383F
逻辑框图 - CY7C1381D / CY7C1381F
[3]
( 512K ×36 )
A0, A1, A
地址
注册
A
[1:0]
模式
ADV
CLK
BURST Q1
计数器
逻辑
Q0
CLR
ADSC
ADSP
DQ
D
,
DQP
D
BW
D
字节
写注册
DQ
C
,
DQP
C
写注册
DQ
B
,
DQP
B
写注册
写注册
DQ
A
,
DQP
BW
A
BWE
GW
CE1
CE2
CE3
OE
DQ
A
,
DQP
字节
写注册
A
DQ
D
,
DQP
D
字节
写注册
DQ
C
,
DQP
C
写注册
DQ
B
,
DQP
B
BW
C
内存
ARRAY
SENSE
安培
产量
缓冲器
的DQ
DQP
A
DQP
B
DQP
C
DQP
D
BW
B
字节
写注册
启用
注册
输入
注册
睡觉
逻辑框图 - CY7C1383D / CY7C1383F
[3]
( 1M ×18 )
A0,A1,A
模式
ADV
地址
注册
A[1:0]
BURST Q1
计数器
Q0
DQ
B
, DQP
B
BW
B
DQ
B
, DQP
B
写入驱动器
内存
ARRAY
SENSE
安培
产量
缓冲器
DQ
A
, DQP
A
BW
A
BWE
GW
CE
1
CE
2
CE
3
OE
启用
DQ
A
, DQP
A
写入驱动器
输入
注册
的DQ
DQP
A
DQP
B
睡觉
控制
注意:
3. CY7C1381F和CY7C1383F只有1个芯片使能( CE
1
).
文件编号: 38-05544牧师* F
第29页2
[+ ]反馈
CY7C1381D , CY7C1381F
CY7C1383D , CY7C1383F
销刀豆网络gurations
100引脚TQFP引脚( 3芯片使能)
A
A
CE
1
CE
2
BW
D
BW
C
BW
B
BW
A
CE
3
V
DD
V
SS
CLK
GW
BWE
OE
ADSC
ADSP
ADV
A
A
100
99
98
97
96
95
94
93
92
91
90
89
88
87
86
85
84
83
82
81
DQP
C
DQ
C
DQ
C
V
DDQ
V
SSQ
DQ
C
DQ
C
DQ
C
DQ
C
V
SSQ
V
DDQ
DQ
C
DQ
C
V
SS
/ DNU
V
DD
NC
V
SS
DQ
D
DQ
D
V
DDQ
V
SSQ
DQ
D
DQ
D
DQ
D
DQ
D
V
SSQ
V
DDQ
DQ
D
DQ
D
DQP
D
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
CY7C1381D
( 512K ×36 )
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
DQP
B
DQ
B
DQ
B
V
DDQ
V
SSQ
DQ
B
DQ
B
DQ
B
DQ
B
V
SSQ
V
DDQ
DQ
B
DQ
B
V
SS
NC
V
DD
ZZ
DQ
A
DQ
A
V
DDQ
V
SSQ
DQ
A
DQ
A
DQ
A
DQ
A
V
SSQ
V
DDQ
DQ
A
DQ
A
DQP
A
NC
NC
NC
V
DDQ
V
SSQ
NC
NC
DQ
B
DQ
B
V
SSQ
V
DDQ
DQ
B
DQ
B
V
SS
/ DNU
V
DD
NC
V
SS
DQ
B
DQ
B
V
DDQ
V
SSQ
DQ
B
DQ
B
DQP
B
NC
V
SSQ
V
DDQ
NC
NC
NC
100
99
98
97
96
95
94
93
92
91
90
89
88
87
86
85
84
83
82
81
A
A
CE
1
CE
2
NC
NC
BW
B
BW
A
CE
3
V
DD
V
SS
CLK
GW
BWE
OE
ADSC
ADSP
ADV
A
A
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
CY7C1383D
( 1M ×18 )
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
A
NC
NC
V
DDQ
V
SSQ
NC
DQP
A
DQ
A
DQ
A
V
SSQ
V
DDQ
DQ
A
DQ
A
V
SS
NC
V
DD
ZZ
DQ
A
DQ
A
V
DDQ
V
SSQ
DQ
A
DQ
A
NC
NC
V
SSQ
V
DDQ
NC
NC
NC
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
模式
A
A
A
A
A
1
A
0
NC
NC
V
SS
V
DD
A
A
A
A
A
A
A
A
A
模式
A
A
A
A
A
1
A
0
NC
NC
V
SS
V
DD
文件编号: 38-05544牧师* F
A
A
A
A
A
A
A
A
A
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
第29页3
[+ ]反馈
CY7C1381D , CY7C1381F
CY7C1383D , CY7C1383F
销刀豆网络gurations
(续)
119球BGA引脚
CY7C1381F ( 512K ×36 )
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
V
DDQ
NC/288M
NC/144M
DQ
C
DQ
C
V
DDQ
DQ
C
DQ
C
V
DDQ
DQ
D
DQ
D
V
DDQ
DQ
D
DQ
D
NC
NC
V
DDQ
2
A
A
A
DQP
C
DQ
C
DQ
C
DQ
C
DQ
C
V
DD
DQ
D
DQ
D
DQ
D
DQ
D
DQP
D
A
NC/72M
TMS
3
A
A
A
V
SS
V
SS
V
SS
BW
C
V
SS
NC
V
SS
BW
D
V
SS
V
SS
V
SS
模式
A
TDI
4
ADSP
ADSC
V
DD
NC
CE
1
OE
ADV
GW
V
DD
CLK
NC
BWE
A1
A0
V
DD
A
TCK
5
A
A
A
V
SS
V
SS
V
SS
BW
B
V
SS
NC
V
SS
BW
A
V
SS
V
SS
V
SS
NC
A
TDO
6
A
A
A
DQP
B
DQ
B
DQ
B
DQ
B
DQ
B
V
DD
DQ
A
DQ
A
DQ
A
DQ
A
DQP
A
A
NC/36M
NC
7
V
DDQ
NC/576M
NC/1G
DQ
B
DQ
B
V
DDQ
DQ
B
DQ
B
V
DDQ
DQ
A
DQ
A
V
DDQ
DQ
A
DQ
A
NC
ZZ
V
DDQ
CY7C1383F ( 1M ×18 )
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
V
DDQ
NC/288M
NC/144M
DQ
B
NC
V
DDQ
NC
DQ
B
V
DDQ
NC
DQ
B
V
DDQ
DQ
B
NC
NC
NC/72M
V
DDQ
2
A
A
A
NC
DQ
B
NC
DQ
B
NC
V
DD
DQ
B
NC
DQ
B
NC
DQP
B
A
A
TMS
3
A
A
A
V
SS
V
SS
V
SS
BW
B
V
SS
NC
V
SS
NC
V
SS
V
SS
V
SS
模式
A
TDI
4
ADSP
ADSC
V
DD
NC
CE
1
OE
ADV
GW
V
DD
CLK
NC
BWE
A1
A0
V
DD
NC/36M
TCK
5
A
A
A
V
SS
V
SS
V
SS
NC
V
SS
NC
V
SS
BW
A
V
SS
V
SS
V
SS
NC
A
TDO
6
A
A
A
DQP
A
NC
DQ
A
NC
DQ
A
V
DD
NC
DQ
A
NC
DQ
A
NC
A
A
NC
7
V
DDQ
NC/576M
NC/1G
NC
DQ
A
V
DDQ
DQ
A
NC
V
DDQ
DQ
A
NC
V
DDQ
NC
DQ
A
NC
ZZ
V
DDQ
文件编号: 38-05544牧师* F
第29页4
[+ ]反馈
CY7C1381D , CY7C1381F
CY7C1383D , CY7C1383F
销刀豆网络gurations
(续)
165球FBGA引脚( 3芯片使能)
CY7C1381D ( 512K ×36 )
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
NC/288M
NC/144M
DQP
C
DQ
C
DQ
C
DQ
C
DQ
C
NC
DQ
D
DQ
D
DQ
D
DQ
D
DQP
D
NC
模式
2
A
A
NC
DQ
C
DQ
C
DQ
C
DQ
C
NC
DQ
D
DQ
D
DQ
D
DQ
D
NC
NC/72M
NC/36M
3
CE
1
CE
2
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
NC
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
A
A
4
BW
C
BW
D
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
A
5
BW
B
BW
A
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
NC
TDI
TMS
6
CE
3
CLK
7
BWE
GW
8
ADSC
OE
9
ADV
ADSP
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
NC
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
A
A
10
A
A
NC/1G
DQ
B
DQ
B
DQ
B
DQ
B
NC
DQ
A
DQ
A
DQ
A
DQ
A
NC
A
A
11
NC
NC/576M
DQP
B
DQ
B
DQ
B
DQ
B
DQ
B
ZZ
DQ
A
DQ
A
DQ
A
DQ
A
DQP
A
A
A
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
A
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
NC
TDO
TCK
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
A
A1
A0
A
A
CY7C1383D ( 1M ×18 )
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
NC/288M
NC/144M
NC
NC
NC
NC
NC
V
SS
DQ
B
DQ
B
DQ
B
DQ
B
DQP
B
NC
模式
2
A
A
NC
DQ
B
DQ
B
DQ
B
DQ
B
NC
NC
NC
NC
NC
NC
NC/72M
NC/36M
3
CE
1
CE
2
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
NC
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
A
A
4
BW
B
NC
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
A
5
NC
BW
A
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
NC
TDI
TMS
6
CE
3
CLK
7
BWE
GW
8
ADSC
OE
9
ADV
ADSP
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
NC
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
A
A
10
A
A
NC/1G
NC
NC
NC
NC
NC
DQ
A
DQ
A
DQ
A
DQ
A
NC
A
A
11
A
NC/576M
DQP
A
DQ
A
DQ
A
DQ
A
DQ
A
ZZ
NC
NC
NC
NC
NC
A
A
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
A
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
NC
TDO
TCK
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
A
A1
A0
A
A
文件编号: 38-05544牧师* F
第29页5
[+ ]反馈
初步
CY7C1381D
CY7C1383D
18兆位( 512K ×36 / 1M ×18 )流通型SRAM
特点
支持133 -MHz的总线操作
512K × 36 / 1M × 18个通用I / O
3.3V -5 %到+ 10 %核心供电(V
DD
)
2.5V或3.3V的I / O电压(V
DDQ
)
快速时钟到输出时间
- 6.5纳秒( 133 - MHz的版本)
- 8.5纳秒( 100 - MHz的版本)
提供高性能2-1-1-1接入速率
用户可选的突发计数器支持Intel
奔腾
交错式或线性突发序列
独立的处理器和控制器地址选通
同步自定时写
异步输出使能
在提供的JEDEC标准的无铅100引脚TQFP
, 119球BGA和165球FBGA封装
用于BGA和FBGA封装JTAG边界扫描
“ZZ”睡眠模式选项
功能说明
[1]
该CY7C1381D / CY7C1383D是3.3V , 512K ×36和1兆位
×18同步流通型的SRAM ,分别
设计的高速微处理器与接口
最小的胶合逻辑。从时钟的上升最高的访问延迟
6.5纳秒( 133 - MHz的版本) 。 2位芯片计数器捕获
在一个脉冲串的第一个地址,并递增地址automati-
对于美云的突发访问的其余部分。所有同步输入
通过用正边沿触发的控制寄存器被选通
时钟输入( CLK ) 。同步输入包括所有
地址,所有的数据输入,地址流水线芯片使能
( CE
1
) ,深度扩展芯片启用( CE
2
和CE
3[2]
) ,突发
控制输入( ADSC , ADSP和ADV ) ,写入启用( BW
x
,
和BWE )和全局写( GW ) 。异步输入
包括输出使能( OE )和ZZ引脚。
该CY7C1381D / CY7C1383D允许使用或交错
线性脉冲串的序列,由MODE输入管脚选择。一
高选择交错突发序列,而低
选择一个线性突发序列。突发访问能
与处理器地址选通( ADSP )或启动
高速缓存控制器地址选通( ADSC )的投入。地址
进步是由地址进展控制
( ADV )的输入。
地址和芯片使注册在上升沿
时钟时,无论是地址选通处理器( ADSP )或
地址选通脉冲控制器( ADSC )是活动的。随后
猝发地址可以内部产生由作为控制
前进针( ADV ) 。
该CY7C1381D / CY7C1383D从+ 3.3V的核心运行
而所有输出可与任何一个+2.5操作电源
或+ 3.3V供电。所有输入和输出都符合JEDEC标准
JESD8-5-compatible.
选购指南
133兆赫
最大访问时间
最大工作电流
最大的CMOS待机电流
6.5
210
70
100兆赫
8.5
175
70
单位
ns
mA
mA
注意事项:
1.对于最佳实践的建议,请参阅赛普拉斯应用笔记
系统设计指南
在www.cypress.com 。
2. CE
3,
CE
2
对于TQFP只有165 FBGA封装。 119 BGA仅在1芯片使能提供。
赛普拉斯半导体公司
文件编号: 38-05544修订版**
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2004年11月2日
初步
1
CY7C1381D
CY7C1383D
逻辑框图 - CY7C1381D ( 512K ×36 )
A0, A1, A
地址
注册
A
[1:0]
模式
ADV
CLK
BURST Q1
计数器
逻辑
Q0
CLR
ADSC
ADSP
DQ
D
,
DQP
D
BW
D
字节
写注册
DQ
C
,
DQP
C
字节
写注册
DQ
B
,
DQP
B
字节
写注册
DQ
A
,
DQP
A
BW
A
BWE
GW
CE1
CE2
CE3
OE
DQ
A
,
DQP
A
字节
写注册
字节
写注册
DQ
D
,
DQP
D
字节
写注册
DQ
C
,
DQP
C
字节
写注册
DQ
B
,
DQP
B
BW
B
字节
写注册
BW
C
内存
ARRAY
SENSE
安培
产量
缓冲器
的DQ
DQP
A
DQP
B
DQP
C
DQP
D
启用
注册
输入
注册
ZZ
睡觉
控制
2
逻辑框图 - CY7C1383D ( 1兆位×18 )
A0,A1,A
模式
地址
注册
A[1:0]
ADV
CLK
BURST Q1
计数器
逻辑
CLR
Q0
ADSC
ADSP
DQ
B
, DQP
B
写注册
DQ
B
, DQP
B
写入驱动器
BW
B
内存
ARRAY
SENSE
安培
产量
缓冲器
BW
A
BWE
GW
DQ
A
, DQP
A
写注册
DQ
A
, DQP
A
写入驱动器
输入
注册
的DQ
DQP
A
DQP
B
CE
1
CE
2
CE
3
OE
启用
注册
ZZ
睡觉
控制
文件编号: 38-05544修订版**
第29页2
初步
销刀豆网络gurations
100引脚TQFP引脚
A
A
CE
1
CE
2
BW
D
BW
C
BW
B
BW
A
CE
3
V
DD
V
SS
CLK
GW
BWE
OE
ADSC
ADSP
ADV
A
A
CY7C1381D
CY7C1383D
100
99
98
97
96
95
94
93
92
91
90
89
88
87
86
85
84
83
82
81
DQP
C
DQ
C
DQ
C
V
DDQ
V
SSQ
DQ
C
DQ
C
DQ
C
DQ
C
V
SSQ
V
DDQ
DQ
C
DQ
C
V
SS
/ DNU
V
DD
NC
V
SS
DQ
D
DQ
D
V
DDQ
V
SSQ
DQ
D
DQ
D
DQ
D
DQ
D
V
SSQ
V
DDQ
DQ
D
DQ
D
DQP
D
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
CY7C1381D
( 512K ×36 )
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
DQP
B
DQ
B
DQ
B
V
DDQ
V
SSQ
DQ
B
DQ
B
DQ
B
DQ
B
V
SSQ
V
DDQ
DQ
B
DQ
B
V
SS
NC
V
DD
ZZ
DQ
A
DQ
A
V
DDQ
V
SSQ
DQ
A
DQ
A
DQ
A
DQ
A
V
SSQ
V
DDQ
DQ
A
DQ
A
DQP
A
NC
NC
NC
V
DDQ
V
SSQ
NC
NC
DQ
B
DQ
B
V
SSQ
V
DDQ
DQ
B
DQ
B
V
SS
/ DNU
V
DD
NC
V
SS
DQ
B
DQ
B
V
DDQ
V
SSQ
DQ
B
DQ
B
DQP
B
NC
V
SSQ
V
DDQ
NC
NC
NC
100
99
98
97
96
95
94
93
92
91
90
89
88
87
86
85
84
83
82
81
A
A
CE
1
CE
2
NC
NC
BW
B
BW
A
CE
3
V
DD
V
SS
CLK
GW
BWE
OE
ADSC
ADSP
ADV
A
A
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
CY7C1383D
( 1M ×18 )
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
A
NC
NC
V
DDQ
V
SSQ
NC
DQP
A
DQ
A
DQ
A
V
SSQ
V
DDQ
DQ
A
DQ
A
V
SS
NC
V
DD
ZZ
DQ
A
DQ
A
V
DDQ
V
SSQ
DQ
A
DQ
A
NC
NC
V
SSQ
V
DDQ
NC
NC
NC
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
模式
A
A
A
A
A
1
A
0
NC
NC
V
SS
V
DD
A
A
A
A
A
A
A
A
A
模式
A
A
A
A
A
1
A
0
NC
NC
V
SS
V
DD
文件编号: 38-05544修订版**
A
A
A
A
A
A
A
A
A
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
第29页3
初步
销刀豆网络gurations
(续)
119球BGA ( 1芯片使能与JTAG )
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
V
DDQ
NC
NC
DQ
C
DQ
C
V
DDQ
DQ
C
DQ
C
V
DDQ
DQ
D
DQ
D
V
DDQ
DQ
D
DQ
D
NC
NC
V
DDQ
2
A
A
A
DQP
C
DQ
C
DQ
C
DQ
C
DQ
C
V
DD
DQ
D
DQ
D
DQ
D
DQ
D
DQP
D
A
NC
TMS
CY7C1381D ( 512K ×36 )
3
4
5
A
A
ADSP
A
A
V
SS
V
SS
V
SS
BW
C
V
SS
NC
V
SS
BW
D
V
SS
V
SS
V
SS
模式
A
TDI
ADSC
V
DD
NC
CE
1
OE
ADV
GW
V
DD
CLK
NC
BWE
A1
A0
V
DD
A
TCK
A
A
V
SS
V
SS
V
SS
BW
B
V
SS
NC
V
SS
BW
A
V
SS
V
SS
V
SS
NC
A
TDO
6
A
A
A
DQP
B
DQ
B
DQ
B
DQ
B
DQ
B
V
DD
DQ
A
DQ
A
DQ
A
DQ
A
DQP
A
A
NC
NC
7
V
DDQ
NC
NC
DQ
B
DQ
B
V
DDQ
DQ
B
DQ
B
V
DDQ
DQ
A
DQ
A
V
DDQ
DQ
A
DQ
A
NC
ZZ
V
DDQ
CY7C1381D
CY7C1383D
CY7C1383D ( 1M ×18 )
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
T
U
V
DDQ
NC
NC
DQ
B
NC
V
DDQ
NC
DQ
B
V
DDQ
NC
DQ
B
V
DDQ
DQ
B
NC
NC
NC
V
DDQ
2
A
A
A
NC
DQ
B
NC
DQ
B
NC
V
DD
DQ
B
NC
DQ
B
NC
DQP
B
A
A
TMS
3
A
A
A
V
SS
V
SS
V
SS
BW
B
V
SS
NC
V
SS
NC
V
SS
V
SS
V
SS
模式
A
TDI
4
ADSP
ADSC
V
DD
NC
CE
1
OE
ADV
GW
V
DD
CLK
NC
BWE
A1
A0
V
DD
NC
TCK
5
A
A
A
V
SS
V
SS
V
SS
NC
V
SS
NC
V
SS
BW
A
V
SS
V
SS
V
SS
NC
A
TDO
6
A
A
A
DQP
A
NC
DQ
A
NC
DQ
A
V
DD
NC
DQ
A
NC
DQ
A
NC
A
A
NC
7
V
DDQ
NC
NC
NC
DQ
A
V
DDQ
DQ
A
NC
V
DDQ
DQ
A
NC
V
DDQ
NC
DQ
A
NC
ZZ
V
DDQ
文件编号: 38-05544修订版**
第29页4
初步
销刀豆网络gurations
(续)
165球FBGA ( 3芯片使能)
CY7C1381D ( 512K ×36 )
CY7C1381D
CY7C1383D
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
NC / 288M
NC
DQP
C
DQ
C
DQ
C
DQ
C
DQ
C
NC
DQ
D
DQ
D
DQ
D
DQ
D
DQP
D
NC
模式
2
A
A
NC
DQ
C
DQ
C
DQ
C
DQ
C
NC
DQ
D
DQ
D
DQ
D
DQ
D
NC
NC / 72M
NC / 36M
3
CE
1
CE
2
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
NC
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
A
A
4
BW
C
BW
D
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
A
5
BW
B
BW
A
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
NC
TDI
TMS
6
CE
3
CLK
7
BWE
GW
8
ADSC
OE
9
ADV
ADSP
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
NC
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
A
A
10
A
A
NC
DQ
B
DQ
B
DQ
B
DQ
B
NC
DQ
A
DQ
A
DQ
A
DQ
A
NC
A
A
11
NC
NC / 144M
DQP
B
DQ
B
DQ
B
DQ
B
DQ
B
ZZ
DQ
A
DQ
A
DQ
A
DQ
A
DQP
A
A
A
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
A
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
NC
TDO
TCK
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
A
A1
A0
A
A
CY7C1383D ( 1M ×18 )
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
NC / 288M
NC
NC
NC
NC
NC
NC
V
SS
DQ
B
DQ
B
DQ
B
DQ
B
DQP
B
NC
模式
2
A
A
NC
DQ
B
DQ
B
DQ
B
DQ
B
NC
NC
NC
NC
NC
NC
NC / 72M
NC / 36M
3
CE
1
CE
2
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
NC
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
A
A
4
BW
B
NC
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
A
5
NC
BW
A
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
NC
TDI
TMS
6
CE
3
CLK
7
BWE
GW
8
ADSC
OE
9
ADV
ADSP
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
NC
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
A
A
10
A
A
NC
NC
NC
NC
NC
NC
DQ
A
DQ
A
DQ
A
DQ
A
NC
A
A
11
A
NC / 144M
DQP
A
DQ
A
DQ
A
DQ
A
DQ
A
ZZ
NC
NC
NC
NC
NC
A
A
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
A
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
NC
TDO
TCK
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
A
A1
A0
A
A
文件编号: 38-05544修订版**
第29页5
CY7C1381D
CY7C1383D
CY7C1383F
18兆位( 512K的× 36/1米× 18 )
流通SRAM
18兆位( 512K的× 36/1米× 18 )流过SRAM
特点
功能说明
该CY7C1381D / CY7C1383D / CY7C1383F是3.3 V ,
有512K × 36和1 m到SRAM的× 18流同步,
与高速微处理器与接口
最小的胶合逻辑。从时钟的上升最高的访问延迟
6.5纳秒( 133 MHz的版本) 。 2位芯片计数器捕获
在一阵首地址,并自动递增地址
对于突发访问的其余部分。所有的同步输入门
通过一个上升沿控制寄存器触发时钟输入
(CLK) 。同步输入包括所有地址,所有的数据
输入地址流水线芯片使能( CE
1
) ,深度拓展
芯片启用( CE
2
和CE
3
) ,突发控制输入( ADSC , ADSP ,
和ADV ) ,写入启用( BW
x
和BWE )和全局写
(GW) 。异步输入包括输出使能(OE )和
在ZZ引脚。
该CY7C1381D / CY7C1383D / CY7C1383F允许交错
或线性脉冲串的序列,由MODE输入管脚选择。一
高选择交错突发序列,而低
选择一个线性突发序列。突发访问可以启动
与处理器的地址选通( ADSP )或高速缓冲
控制器地址选通( ADSC )的投入。地址进展
由地址前进( ADV)输入控制。
地址和芯片使注册在上升沿
时钟在地址选通处理器( ADSP )或地址选通
控制器( ADSC)是活动的。随后一阵地址可以
在内部产生由预先销(ADV ),为控制。
CY7C1381D / CY7C1383D / CY7C1383F从+ 3.3V工作
核心供电,而所有输出与2.5 V或3.3操作
V电源。所有输入和输出都符合JEDEC标准,
JESD8-5-compatible.
支持133 MHz的总线操作
有512K × 36和1米× 18个通用I / O
3.3 V内核电源(V
DD
)
2.5 V或3.3 V的I / O电压(V
DDQ
)
快时钟到输出时间
6.5纳秒( 133 MHz的版本)
提供高性能2-1-1-1接入速率
用户可选的突发计数器支持英特尔奔腾
交错式或线性突发序列
独立的处理器和控制器地址选通
同步自定时写
异步输出使能
CY7C1381D在JEDEC标准的无铅100引脚可用
TQFP无铅和无无铅165球FBGA封装。
CY7C1383D在JEDEC标准的无铅100引脚可用
TQFP 。 CY7C1383F非无铅165球FBGA提供
封装。
IEEE 1149.1 JTAG兼容的边界扫描
ZZ睡眠模式选项
选购指南
描述
最大访问时间
最大工作电流
最大的CMOS待机电流
133兆赫
6.5
210
70
100兆赫
8.5
175
70
单位
ns
mA
mA
赛普拉斯半导体公司
文件编号: 38-05544牧师* P
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的2013年4月22日
CY7C1381D
CY7C1383D
CY7C1383F
逻辑框图 - CY7C1381D
(512 K × 36)
[1]
A0, A1, A
地址
注册
A
[1:0]
模式
ADV
CLK
BURST Q1
计数器
逻辑
Q0
CLR
ADSC
ADSP
DQ
D
,
DQP
D
BW
D
字节
写注册
DQ
C
,
DQP
C
写注册
DQ
B
,
DQP
B
写注册
写注册
DQ
A
,
DQP
BW
A
BWE
GW
CE1
CE2
CE3
OE
DQ
A
,
DQP
字节
写注册
A
DQ
D
,
DQP
D
字节
写注册
DQ
C
,
DQP
C
写注册
DQ
B
,
DQP
B
BW
C
内存
ARRAY
SENSE
安培
产量
缓冲器
的DQ
DQP
A
DQP
B
DQP
C
DQP
D
BW
B
字节
写注册
启用
注册
输入
注册
睡觉
逻辑框图 - CY7C1383D / CY7C1383F
(1 M × 18)
[1]
A0,A1,A
模式
地址
注册
A[1:0]
ADV
BURST Q1
计数器
Q0
DQ
B
, DQP
B
BW
B
DQ
B
, DQP
B
写入驱动器
内存
ARRAY
SENSE
安培
产量
缓冲器
DQ
A
, DQP
A
BW
A
BWE
GW
DQ
A
, DQP
A
写入驱动器
输入
注册
的DQ
DQP
A
DQP
B
CE
1
CE
2
CE
3
OE
启用
睡觉
控制
1. CY7C1383F只有1个芯片使能( CE
1
).
文件编号: 38-05544牧师* P
第37 2
CY7C1381D
CY7C1383D
CY7C1383F
目录
引脚配置................................................ ........... 4
引脚定义................................................ .................. 6
功能概述................................................ 7 ........
单一的读访问............................................... 7
单写访问发起的ADSP ................... 7
单写访问ADSC发起................... 7
突发序列................................................ ......... 8
睡眠模式................................................ ................. 8
交错突发地址表................................. 8
线性突发地址表......................................... 8
ZZ模式电气特性.............................. 8
真值表................................................ ........................ 9
真值表进行读/写............................................ 10
真值表进行读/写............................................ 10
IEEE 1149.1串行边界扫描( JTAG ) .................. 11
禁用JTAG特性...................................... 11
测试访问端口( TAP ) ............................................ 11
执行TAP复位.................................. 11
TAP寄存器................................................ ...... 11
TAP指令集............................................... .... 11
TAP控制器状态图....................................... 13
TAP控制器框图...................................... 14
TAP时序................................................ ...................... 15
TAP交流开关特性............................... 15
3.3 V TAP交流测试条件....................................... 16
3.3 V TAP AC输出负载等效......................... 16
2.5 V TAP交流测试条件....................................... 16
2.5 V TAP AC输出负载等效......................... 16
TAP直流电气特性
与工作条件............................................. 16
识别寄存器定义................................ 17
扫描寄存器大小............................................... ........ 17
指令代码................................................ ........... 17
边界扫描顺序............................................... ..... 18
最大额定值................................................ ........... 19
经营范围................................................ ............. 19
中子软错误免疫性......................................... 19
电气特性............................................... 19
电容................................................. ................... 20
热阻................................................ ........ 20
交流测试负载和波形..................................... 21
开关特性.............................................. 22
时序图................................................ ............ 23
订购信息................................................ ...... 27
订购代码定义......................................... 27
包图................................................ .......... 28
与缩略语................................................. ....................... 30
文档约定................................................ 。 30
计量单位............................................... ........ 30
附录:芯片勘误表的文档
RAM9 ( 90纳米) , 18 -MB ( CY7C138 * D )
同步& NOBL SRAM的................................... 31
零件编号影响.............................................. 31
产品状态................................................ ........... 31
Ram9同步/ NOBL ZZ引脚,
JTAG &芯片使能的问题勘误表摘要.................. 31
文档历史记录页............................................... .. 34
销售,解决方案和法律信息...................... 37
全球销售和设计支持....................... 37
产品................................................. ................... 37
的PSoC解决方案................................................ ......... 37
文件编号: 38-05544牧师* P
第37 3
CY7C1381D
CY7C1383D
CY7C1383F
销刀豆网络gurations
图1. 100引脚TQFP ( 14 × 20 × 1.4毫米)引出线( 3芯片使能)
A
A
CE
1
CE
2
BW
D
BW
C
BW
B
BW
A
CE
3
V
DD
V
SS
CLK
GW
BWE
OE
ADSC
ADSP
ADV
A
A
100
99
98
97
96
95
94
93
92
91
90
89
88
87
86
85
84
83
82
81
DQP
C
DQ
C
DQ
C
V
DDQ
V
SSQ
DQ
C
DQ
C
DQ
C
DQ
C
V
SSQ
V
DDQ
DQ
C
DQ
C
V
SS
/ DNU
V
DD
NC
V
SS
DQ
D
DQ
D
V
DDQ
V
SSQ
DQ
D
DQ
D
DQ
D
DQ
D
V
SSQ
V
DDQ
DQ
D
DQ
D
DQP
D
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
CY7C1381D
(512 K × 36)
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
DQP
B
DQ
B
DQ
B
V
DDQ
V
SSQ
DQ
B
DQ
B
DQ
B
DQ
B
V
SSQ
V
DDQ
DQ
B
DQ
B
V
SS
NC
V
DD
ZZ
DQ
A
DQ
A
V
DDQ
V
SSQ
DQ
A
DQ
A
DQ
A
DQ
A
V
SSQ
V
DDQ
DQ
A
DQ
A
DQP
A
NC
NC
NC
V
DDQ
V
SSQ
NC
NC
DQ
B
DQ
B
V
SSQ
V
DDQ
DQ
B
DQ
B
V
SS
/ DNU
V
DD
NC
V
SS
DQ
B
DQ
B
V
DDQ
V
SSQ
DQ
B
DQ
B
DQP
B
NC
V
SSQ
V
DDQ
NC
NC
NC
100
99
98
97
96
95
94
93
92
91
90
89
88
87
86
85
84
83
82
81
A
A
CE
1
CE
2
NC
NC
BW
B
BW
A
CE
3
V
DD
V
SS
CLK
GW
BWE
OE
ADSC
ADSP
ADV
A
A
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
CY7C1383D
(1 M × 18)
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
A
NC
NC
V
DDQ
V
SSQ
NC
DQP
A
DQ
A
DQ
A
V
SSQ
V
DDQ
DQ
A
DQ
A
V
SS
NC
V
DD
ZZ
DQ
A
DQ
A
V
DDQ
V
SSQ
DQ
A
DQ
A
NC
NC
V
SSQ
V
DDQ
NC
NC
NC
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
模式
A
A
A
A
A
1
A
0
NC
NC
V
SS
V
DD
A
A
A
A
A
A
A
A
A
模式
A
A
A
A
A
1
A
0
NC
NC
V
SS
V
DD
文件编号: 38-05544牧师* P
A
A
A
A
A
A
A
A
A
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
第37 4
CY7C1381D
CY7C1383D
CY7C1383F
销刀豆网络gurations
(续)
图2. 165球FBGA ( 13 × 15 × 1.4毫米)引出线( 3芯片使能)
CY7C1381D ( 512K的× 36 )
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
NC/288M
NC/144M
DQP
C
DQ
C
DQ
C
DQ
C
DQ
C
NC
DQ
D
DQ
D
DQ
D
DQ
D
DQP
D
NC
模式
2
A
A
NC
DQ
C
DQ
C
DQ
C
DQ
C
NC
DQ
D
DQ
D
DQ
D
DQ
D
NC
NC/72M
NC/36M
3
CE
1
CE
2
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
NC
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
A
A
4
BW
C
BW
D
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
A
5
BW
B
BW
A
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
NC
TDI
TMS
6
CE
3
CLK
7
BWE
GW
8
ADSC
OE
9
ADV
ADSP
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
NC
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
A
A
10
A
A
NC/1G
DQ
B
DQ
B
DQ
B
DQ
B
NC
DQ
A
DQ
A
DQ
A
DQ
A
NC
A
A
11
NC
NC/576M
DQP
B
DQ
B
DQ
B
DQ
B
DQ
B
ZZ
DQ
A
DQ
A
DQ
A
DQ
A
DQP
A
A
A
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
A
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
NC
TDO
TCK
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
A
A1
A0
A
A
CY7C1383F (1μM × 18)
1
A
B
C
D
E
F
G
H
J
K
L
M
N
P
R
NC/288M
NC/144M
NC
NC
NC
NC
NC
V
SS
DQ
B
DQ
B
DQ
B
DQ
B
DQP
B
NC
模式
2
A
A
NC
DQ
B
DQ
B
DQ
B
DQ
B
NC
NC
NC
NC
NC
NC
NC/72M
NC/36M
3
CE
1
CE
2
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
NC
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
A
A
4
BW
B
NC
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
A
5
NC
BW
A
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
NC
TDI
TMS
6
CE
3
CLK
7
BWE
GW
8
ADSC
OE
9
ADV
ADSP
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
NC
V
DDQ
V
DDQ
V
DDQ
V
DDQ
V
DDQ
A
A
10
A
A
NC/1G
NC
NC
NC
NC
NC
DQ
A
DQ
A
DQ
A
DQ
A
NC
A
A
11
A
NC/576M
DQP
A
DQ
A
DQ
A
DQ
A
DQ
A
ZZ
NC
NC
NC
NC
NC
A
A
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
A
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
V
SS
NC
TDO
TCK
V
SS
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
DD
V
SS
A
A1
A0
A
A
文件编号: 38-05544牧师* P
第37 5
查看更多Cy7C1381DPDF信息
推荐型号
供货商
型号
厂家
批号
数量
封装
单价/备注
操作
    QQ: 点击这里给我发消息 QQ:2880707522 复制 点击这里给我发消息 QQ:2369405325 复制

    电话:0755-82780082
    联系人:杨小姐
    地址:深圳市福田区振兴路156号上步工业区405栋3层

    Cy7C1381D
    -
    -
    -
    -
    终端采购配单精选

QQ: 点击这里给我发消息 QQ:280773285 复制 点击这里给我发消息 QQ:2748708193 复制
电话:0755-83015506-23947236
联系人:朱先生
地址:广东省深圳市福田区华强北路上步工业区101栋518室
Cy7C1381D
CYPRESS
24+
9850
QFP
100%原装正品,可长期订货
QQ: 点击这里给我发消息 QQ:5645336 复制
电话:13910052844(微信同步)
联系人:刘先生
地址:海淀区增光路27号院增光佳苑2号楼1单元1102室
Cy7C1381D
√ 欧美㊣品
▲10/11+
8826
贴◆插
【dz37.com】实时报价有图&PDF
QQ: 点击这里给我发消息 QQ:5645336 复制
电话:13910052844(微信同步)
联系人:刘先生
地址:北京市海淀区增光路27号院增光佳苑2号楼1单元1102室
Cy7C1381D
√ 欧美㊣品
▲10/11+
9085
贴◆插
【dz37.com】实时报价有图&PDF
查询更多Cy7C1381D供应信息

深圳市碧威特网络技术有限公司
 复制成功!