W320-03
200 - MHz的扩频时钟
合成器/驱动器
特点
符合Intel
CK-泰坦时钟Synthe-
分级机/驱动器规格
多输出时钟以不同的频率
- 三对差分CPU输出，高达200MHz的
- 十大PCI同步时钟，三自由运行
- 六3V66时钟
- 两个48 MHz的时钟
- 在14.318 MHz的一个参考时钟
- 一个VCH时钟
扩频时钟（向下蔓延）
掉电功能（ PCI_STOP ＃ ， CPU_STOP ＃
PWR_DWN ＃ ）
三个选择输入（模式选择& IC频率
选择）
OE和测试模式支持
56引脚SSOP封装和56引脚TSSOP封装
好处
支持下一代奔腾
使用的处理器
差分时钟驱动器
主板时钟发生器
- 支持多个CPU和芯片组
- 支持PCI插槽和芯片组
- 支持AGP ， DRCG参考和集线器链接
- 支持USB主机控制器和图形控制器
- 支持ISA插槽和I / O芯片
能够减少电磁干扰
（EMI）和整个系统的成本
支持ACPI兼容设计
支持多达四个CPU的时钟频率
启用ATE和“钉床”测试
广泛使用，标准包使成本更低
逻辑框图
X1
X2
销刀豆网络gurations
SSOP & TSSOP
顶视图
VDD_REF
PWR
XTAL
OSC
REF
VDD_REF
XTAL_IN
XTAL_OUT
GND_REF
PCI_F0
PCI_F1
PCI_F2
VDD_PCI
GND_PCI
PCI0
PCI1
PCI2
PCI3
VDD_PCI
GND_PCI
PCI4
PCI5
PCI6
VDD_3V66
GND_3V66
66BUFF0/3V66_2
66BUFF1/3V66_3
66BUFF2/3V66_4
66IN/3V66_5
PWR_DWN ＃
VDD_CORE
GND_CORE
PWR_GD ＃
1
2
3
4
5
6
7
8
9
10
11
56
55
54
53
52
51
50
49
48
47
46
REF
S1
S0
CPU_STOP ＃
CPU0
CPU#0
VDD_CPU
CPU1
CPU#1
GND_CPU
VDD_CPU
CPU2
CPU#2
MULT0
IREF
GND_IREF
S2
USB
DOT
VDD_ 48兆赫
GND_ 48兆赫
3V66_1/VCH
PCI_STOP ＃
3V66_0
VDD_3V66
GND_3V66
SCLK
SDATA
PLL的参考频率
PLL 1
S0:2
PWR_GD ＃
CPU_STOP ＃
门
分频器
网
PWR
停止
时钟
控制
VDD_CPU
CPU0 ： 2
CPU＃ 0：2
PWR
停止
时钟
控制
VDD_PCI
PCI_F0 ： 2
PCI0 ： 6
W320-03
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
PCI_STOP ＃
/2
PWR_DWN ＃
VDD_3V66
3V66_0
PWR
PWR
3V66_2:4/
66BUFF0 ： 2
3V66_5 / 66IN
PLL 2
VDD_48MHz
PWR
USB （ 48MHz的）
DOT （ 48MHz的）
VCH_CLK / 3V66_1
SDATA
SCLK
SMBUS
逻辑
赛普拉斯半导体公司
文件编号： 38-07248牧师* C
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2005年6月28日
W320-03
销摘要
名字
REF
XTAL_IN
XTAL_OUT
的CPU ，CPU的＃[ 0：2]
3V66_0
3V66_1/VCH
66IN/3V66_5
66BUFF [2：0 ] / 3V66
[4:2]
PCI_F [0： 2]
PCI [0： 6]
USB
DOT
S2
S1, S0
IREF
MULT0
PWR_DWN ＃
PCI_STOP ＃
CPU_STOP ＃
PWRGD ＃
引脚
56
2
3
描述
3.3V 14.318 MHz的时钟输出
14.318 MHz的晶振输入
14.318 MHz的晶振输入
44, 45, 48, 49, 51,
微分CPU时钟输出
52
33
35
24
21, 22, 23
5, 6, 7,
3.3V 66 - MHz时钟输出
通过SMBus的3.3V选择为66 MHz或48 MHz的
66 MHz的输入缓冲66BUFF和PCI或66 MHz的时钟从内部VCO
66 - MHz的缓冲输出从66Input或66 MHz的时钟从内部VCO
33 MHz的时钟从66Input分频或3V66分频
10, 11, 12, 13, 16,
PCI时钟输出，从66Input分频或3V66分频
17, 18
39
38
40
54, 55
42
43
25
34
53
28
固定的48 - MHz时钟输出
固定的48 - MHz时钟输出
特别3.3V 3级输入模式选择
3.3V LVTTL输入， CPU频率选择
精密电阻器被连接到该引脚被连接到内部
目前参考
3.3V的LVTTL输入，用于选择当前的乘法器，用于将CPU输出
3.3V LVTTL输入POWER_DOWN ＃ （低电平有效）
3.3V LVTTL输入PCI_STOP ＃ （低电平有效）
3.3V LVTTL输入CPU_STOP ＃ （低电平有效）
3.3V的LVTTL输入是用来确定一个电平敏感的选通时， S [ 2：0]和
MULTI0输入是有效的，并确定进行采样（低电平有效） 。
一旦PWRGD ＃
采样为低电平，此输出的状态将被忽略。
SMBus兼容SDATA
SMBus兼容SCLK
SDATA
SCLK
29
30
VDD_REF ， VDD_PCI ， 1 ， 8 ， 14 ， 19 ， 32 ， 46 ，
对于3.3V输出电源
VDD_3V66,
50
VDD_CPU
VDD_48兆赫
VDD_CORE
37
26
48 MHz的3.3V电源
3.3V电源的PLL
GND_REF ， GND_PCI ， 4，9， 15，20， 31 ，36，
接地输出
GND_3V66,
41, 47
GND_IREF ，
VDD_CPU
GND_CORE
27
地面PLL
文件编号： 38-07248牧师* C
第18页2
W320-03
功能表
S2
1
1
1
1
0
0
0
0
MID
MID
MID
MID
S1
0
0
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
S0
[1]
中央处理器
（兆赫）
66兆赫
100兆赫
200兆赫
133兆赫
66兆赫
100兆赫
200兆赫
133兆赫
高阻
TCLK/2
版权所有
版权所有
3V66 [0：1 ] 66BUFF [0： 2 ] / 3 66IN / 3V66_5
（兆赫）
V66 [2： 4]（ MHz）的
（兆赫）
66兆赫
66兆赫
66兆赫
66兆赫
66兆赫
66兆赫
66兆赫
66兆赫
高阻
TCLK/4
版权所有
版权所有
66
66
66
66
66兆赫
66兆赫
66兆赫
66兆赫
高阻
TCLK/4
版权所有
版权所有
66 MHz输入
66 MHz输入
66 MHz输入
66 MHz输入
66兆赫
66兆赫
66兆赫
66兆赫
高阻
TCLK/4
版权所有
版权所有
PCI_F / PCI
（兆赫）
66 / 2
66 / 2
66 / 2
66 / 2
33兆赫
33兆赫
33兆赫
33兆赫
高阻
TCLK/8
版权所有
版权所有
REF0(MHz)
USB / DOT
（兆赫）
笔记
2, 3, 4
2, 3, 4
2, 3, 4
2, 3, 4
2, 3, 4
2, 3, 4
2, 3, 4
2, 3, 4
1, 5
6, 7, 8
–
–
14.318兆赫48兆赫
14.318兆赫48兆赫
14.318兆赫48兆赫
14.318兆赫48兆赫
14.318兆赫48兆赫
14.318兆赫48兆赫
14.318兆赫48兆赫
14.318兆赫48兆赫
高阻
TCLK
版权所有
版权所有
高阻
TCLK/2
版权所有
版权所有
秋千选择功能
Mult0
0
1
董事会目标
跟踪/术语Z-
60
50
参考R， IREF
=
V
DD
/(3*Rr)
Rr = 221 1%,
IREF = 5.00毫安
Rr = 475 1%,
IREF = 2.32毫安
产量
当前
I
OH
= 4 * IREF
I
OH
= 6 * IREF
V
OH
@ Z
1.0V @ 50
0.7V @ 50
时钟驱动器阻抗
阻抗
缓冲区名
CPU ， CPU ＃
REF
PCI ， 3V66 ， 66BUFF
USB
DOT
3.135–3.465
3.135–3.465
3.135–3.465
3.135–3.465
V
DD
范围
缓存类型
X1型
类型3
5型
3A型
3B型
20
12
12
12
最低
典型
50
40
30
30
30
60
55
55
55
最大
时钟使能配置
PWR_DWN ＃ CPU_STOP ＃ PCI_STOP ＃
0
1
1
1
1
X
0
0
1
1
X
0
1
0
1
中央处理器
IREF*2
IREF*2
IREF*2
ON
ON
中央处理器＃
FL燕麦
FL燕麦
FL燕麦
ON
ON
3V66
低
ON
ON
ON
ON
66BUFF
低
ON
ON
ON
ON
PCI_F
低
ON
ON
ON
ON
PCI
低
关闭
ON
关闭
ON
USB / DOT
低
ON
ON
ON
ON
VCOS /
OSC
关闭
ON
ON
ON
ON
注意事项：
1. TCLK是一个测试时钟驱动在测试模式下XTALIN输入。
2. “正常”的运作模式。
3.范围的基准频率是允许的最小。 = 14.316名义= 14.31818 MHz的最大值= 14.32兆赫。
48 MHz的四频的精度必须是+ 167PPM ，以配合USB默认值。
5.中期被定义为1.0V和1.8V的3级输入功能之间的电压电平。低低于0.8V 。高高于2.0V 。
6. TCLK是一个测试时钟测试模式在驱动上XTAL_IN输入。
7.所需的直流输出阻抗验证。
8.这些模式是使用相同的内部分隔为CPU = 200MHz的模式。唯一的变化是，以减缓内部VCO允许在时钟
裕度。
文件编号： 38-07248牧师* C
第18页3
W320-03
串行数据接口（ SMBus的）
以提高的时钟合成器的灵活性和功能，
两信号的SMBus接口被按照所提供的
SMBus规范。通过串行数据接口（ SDI ） ，
各种器件的功能，如个人时钟输出
缓冲区等可以单独启用或禁用。 W320-03
同时支持块读取和块写入操作。
与SDI相关的寄存器初始化为它们的默认
设置在上电时，并且因此使用该接口的是
可选。时钟器件寄存器的变化通常由
在系统初始化时，如果有的话是必需的。接口
也可用于电力系统的操作期间使用
管理功能。
数据协议
时钟驱动器的串行协议，仅接受来自块写操作
控制器。这些字节必须按顺序访问
从最低到最高字节（第一个最显著位）与
之后的任何完整的字节已经转移能力阻止。
索引的字节是不允许的。
块写入一开始就从地址和写
条件。在R / W位用于通过SMBus的控制器作为
数据方向位。零表示写条件的
时钟设备。从机接收地址为11010010 （ D2H ） 。
0000 0000 （ 00H ）命令码和字节数字节
需要进行的任何传输。命令代码后，将
核心逻辑电路发出一个字节计数，它描述的数
所需的传输的附加字节，不包括
命令代码和字节数字节。例如，如果主机
有20个数据字节发送，第一个字节是数
图20（ 14小时），随后的20个字节的数据。字节计数字节
需要是最小的一个字节的和最大为32个
字节，它可能不是0 。
图1
示出了一个块的一个例子
写。
的转移被认为是有效后确认位corre-
应的字节数被控制器读出。
开始从地址R / W
位1 1 0 1 0 0 1 0 0/1
1位
7位
1
A
命令
CODE
00000000
8位
字节数=一个数据字节0
N
1
8位
1
8位
1
...
数据字节n - 1停止
位
8位
1
1位
1
从主机到从机
由从到主
块写入图1为例
数据字节配置地图
数据字节0 ：控制寄存器（ 0 =启用， 1 =禁用）
位
第7位
受影响的针＃
5, 6, 7, 10, 11,
12, 13, 16, 17,
18, 33, 35
–
35
44, 45, 48, 49,
51, 52
10, 11, 12, 13,
16, 17, 18
–
–
–
名字
PCI [0： 6]
CPU [2：0 ]
3V66[1:0]
待定
3V66_1/VCH
CPU [2：0 ]
CPU ＃[ 2：0]
PCI [6：0 ]
–
–
–
描述
扩频启用
0 =传播关，1 =铺在
待定
VCH选择66兆赫/ 48 MHz的
0 = 66 MHz时， 1 = 48 MHz的
CPU_STOP ＃
反映了外部CPU_STOP ＃引脚的当前值
PCI_STOP ＃
（不影响PCI_F [ 2 ： 0]引脚）
S2
反映了S2引脚进行采样上电时的值
S1
反映了S1引脚进行采样上电时的值
S0
反映了S1引脚进行采样上电时的值
TYPE
读/写
电源
默认
0
第6位
第5位
4位
第3位
第2位
第1位
位0
R
读/写
R
读/写
R
R
R
0
0
不适用
不适用
不适用
不适用
不适用
文件编号： 38-07248牧师* C
第18页4
W320-03
数据字节1
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
数据字节2
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
数据字节3
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
针＃
38
39
7
6
5
7
6
5
DOT
USB
PCI_F2
PCI_F1
PCI_F0
PCI_F2
PCI_F1
PCI_F0
名字
引脚说明
DOT 48 MHz的输出使能
USB 48 MHz的输出使能
让PCI_F2控制与PCI_STOP ＃断言
0 =自由运行; 1 =停止与PCI_STOP ＃
让PCI_F1控制与PCI_STOP ＃断言
0 =自由运行; 1 =停止与PCI_STOP ＃
让PCI_F0控制与PCI_STOP ＃断言
0 =自由运行; 1 =停止与PCI_STOP ＃
PCI_F2输出使能
PCI_F1Output启用
PCI_F0输出使能
TYPE
读/写
读/写
读/写
读/写
读/写
读/写
读/写
读/写
电源
默认
1
1
0
0
0
1
1
1
针＃
–
18
17
16
13
12
11
10
不适用
PCI6
PCI5
PCI4
PCI3
PCI2
PCI1
PCI0
名字
不适用
PCI6输出使能
1 =启用; 0 =禁用
PCI5输出使能
1 =启用; 0 =禁用
PCI4输出使能
1 =启用; 0 =禁用
PCI3输出使能
1 =启用; 0 =禁用
PCI2输出使能
1 =启用; 0 =禁用
PCI1输出使能
1 =启用; 0 =禁用
PCI0输出使能
1 =启用; 0 =禁用
引脚说明
TYPE
R
读/写
读/写
读/写
读/写
读/写
读/写
读/写
电源
默认
0
1
1
1
1
1
1
1
针＃
–
–
44, 45
48, 49
51, 52
44, 45
48, 49
51, 52
不适用
不适用
CPU2
CPU2#
CPU1
CPU1#
CPU0
CPU0#
CPU2
CPU2#
CPU1
CPU1#
CPU0
CPU0#
名字
CPU Mult0价值
待定
允许CPU2控制与CPU_STOP ＃断言
0 =不自由运行; 1 =自由运行
允许CPU1控制与CPU_STOP ＃断言
0 =不自由运行; 1 =自由运行
让CPU0控制与CPU_STOP ＃断言
0 =不自由运行; 1 =自由运行
CPU2输出使能
1 =启用; 0 =禁用
CPU1Output启用
1 =启用; 0 =禁用
CPU0输出使能
1 =启用; 0 =禁用
描述
TYPE
R
R
读/写
读/写
读/写
读/写
读/写
读/写
电源
默认
不适用
0
0
0
0
1
1
1
文件编号： 38-07248牧师* C
第18页5
W320-03
200 MHz的扩频时钟合成器/驱动器
与差分CPU输出
特点
符合Intel
CK-泰坦时钟Synthe-
分级机/驱动器规格
多输出时钟以不同的频率
- 三对差分CPU输出，高达200MHz的
- 十大PCI同步时钟，三自由运行
- 六3V66时钟
两个48 MHz的时钟
- 在14.318 MHz的一个参考时钟
- 一个VCH时钟
扩频时钟（向下蔓延）
掉电功能（ PCI_STOP ＃ ， CPU_STOP ＃
PWR_DWN ＃ ）
三个选择输入（模式选择& IC频率
选择）
OE和测试模式支持
56引脚SSOP封装和56引脚TSSOP封装
好处
支持下一代奔腾
使用的处理器
差分时钟驱动器
主板时钟发生器
- 支持多个CPU和芯片组
- 支持PCI插槽和芯片组
- 支持AGP ， DRCG参考和集线器链接
- 支持USB主机控制器和图形控制器
- 支持ISA插槽和I / O芯片
能够减少电磁干扰
（EMI）和整个系统的成本
支持ACPI兼容设计
支持多达四个CPU的时钟频率
启用ATE和“钉床”测试
广泛使用，标准包使成本更低
逻辑框图
VDD_REF
PWR
销刀豆网络gurations
SSOP & TSSOP
顶视图
VDD_REF
XTAL_IN
XTAL_OUT
GND_REF
PCI_F0
PWR
停止
时钟
控制
X1
X2
XTAL
OSC
REF
1
2
3
4
5
6
7
8
9
10
11
56
55
54
53
52
51
50
49
48
47
46
REF
S1
S0
CPU_STOP ＃
CPU0
CPU#0
VDD_CPU
CPU1
CPU#1
GND_CPU
VDD_CPU
CPU2
CPU#2
MULT0
IREF
GND_IREF
S2
USB
DOT
VDD_ 48兆赫
GND_ 48兆赫
3V66_1/VCH
PCI_STOP ＃
3V66_0
VDD_3V66
GND_3V66
SCLK
SDATA
PLL的参考频率
PLL 1
S0:2
PWR_GD ＃
CPU_STOP ＃
分频器
网
VDD_CPU
CPU0 ： 2
CPU＃ 0：2
PCI_F1
PCI_F2
VDD_PCI
GND_PCI
PCI0
PCI1
PCI2
PCI3
VDD_PCI
门
PWR
停止
时钟
控制
VDD_PCI
PCI_F0 ： 2
PCI0 ： 6
W320-03
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
PCI_STOP ＃
/2
PWR_DWN ＃
VDD_3V66
3V66_0
PWR
PWR
GND_PCI
PCI4
PCI5
PCI6
VDD_3V66
GND_3V66
66BUFF0/3V66_2
66BUFF1/3V66_3
66BUFF2/3V66_4
66IN/3V66_5
PWR_DWN ＃
VDD_CORE
GND_CORE
PWR_GD ＃
3V66_2:4/
66BUFF0 ： 2
3V66_5 / 66IN
PLL 2
VDD_48MHz
PWR
USB （ 48MHz的）
DOT （ 48MHz的）
VCH_CLK / 3V66_1
SDATA
SCLK
SMBUS
逻辑
1.0版， 2006年11月25日
2200 LAURELWOOD路，圣克拉拉， CA 95054
联系电话： （ 408 ） 855-0555
传真： （ 408 ） 855-0550
第16页1
www.SpectraLinear.com
W320-03
销摘要
名字
REF
XTAL_IN
XTAL_OUT
的CPU ，CPU的＃[ 0：2]
3V66_0
3V66_1/VCH
66IN/3V66_5
66BUFF [2：0 ] / 3V66
[4:2]
PCI_F [0： 2]
PCI [0： 6]
USB
DOT
S2
S1, S0
IREF
MULT0
PWR_DWN ＃
PCI_STOP ＃
CPU_STOP ＃
PWRGD ＃
引脚
56
2
3
描述
3.3V 14.318 MHz的时钟输出
14.318 MHz的晶振输入
14.318 MHz的晶振输入
44, 45, 48, 49, 51,
微分CPU时钟输出
52
33
35
24
21, 22, 23
5, 6, 7,
3.3V 66 MHz的时钟输出
通过SMBus的3.3V选择为66 MHz或48 MHz的
66 MHz的输入缓冲66BUFF和PCI或内部VCO 66 MHz时钟
从66Input 66 MHz的缓冲输出，或从内部VCO 66 MHz的时钟
33 MHz的时钟从66Input分频或3V66分频
10, 11, 12, 13, 16,
PCI时钟输出，从66Input分频或3V66分频
17, 18
39
38
40
54, 55
42
43
25
34
53
28
固定的48 MHz的时钟输出
固定的48 MHz的时钟输出
特别3.3V 3级输入模式选择
3.3V LVTTL输入， CPU频率选择
精密电阻器被连接到该引脚被连接到内部
目前参考
3.3V的LVTTL输入，用于选择当前的乘法器，用于将CPU输出
3.3V LVTTL输入POWER_DOWN ＃ （低电平有效）
3.3V LVTTL输入PCI_STOP ＃ （低电平有效）
3.3V LVTTL输入CPU_STOP ＃ （低电平有效）
3.3V的LVTTL输入是用来确定一个电平敏感的选通时， S [ 2：0]和
MULTI0输入是有效的，并确定进行采样（低电平有效） 。
一旦PWRGD ＃
采样为低电平，此输出的状态将被忽略。
SMBus兼容SDATA
SMBus兼容SCLK
SDATA
SCLK
29
30
VDD_REF ， VDD_PCI ， 1 ， 8 ， 14 ， 19 ， 32 ， 46 ，
对于3.3V输出电源
VDD_3V66,
50
VDD_CPU
VDD_48兆赫
VDD_CORE
37
26
48 MHz的3.3V电源
3.3V电源的PLL
GND_REF ， GND_PCI ， 4，9， 15，20， 31 ，36，
接地输出
GND_3V66,
41, 47
GND_IREF ，
VDD_CPU
GND_CORE
27
地面PLL
1.0版， 2006年11月25日
第16页2
W320-03
功能表
S2
1
1
1
1
0
0
0
0
MID
MID
MID
MID
S1
0
0
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
S0
[1]
中央处理器
（兆赫）
66兆赫
100兆赫
200兆赫
133兆赫
66兆赫
100兆赫
200兆赫
133兆赫
高阻
TCLK/2
版权所有
版权所有
3V66 [0：1 ] 66BUFF [0： 2 ] / 3 66IN / 3V66_5
（兆赫）
V66 [2： 4]（ MHz）的
（兆赫）
66兆赫
66兆赫
66兆赫
66兆赫
66兆赫
66兆赫
66兆赫
66兆赫
高阻
TCLK/4
版权所有
版权所有
66
66
66
66
66兆赫
66兆赫
66兆赫
66兆赫
高阻
TCLK/4
版权所有
版权所有
66 MHz输入
66 MHz输入
66 MHz输入
66 MHz输入
66兆赫
66兆赫
66兆赫
66兆赫
高阻
TCLK/4
版权所有
版权所有
PCI_F / PCI
（兆赫）
66 / 2
66 / 2
66 / 2
66 / 2
33兆赫
33兆赫
33兆赫
33兆赫
高阻
TCLK/8
版权所有
版权所有
REF0(MHz)
USB / DOT
（兆赫）
笔记
2, 3, 4
2, 3, 4
2, 3, 4
2, 3, 4
2, 3, 4
2, 3, 4
2, 3, 4
2, 3, 4
1, 5
6, 7, 8
–
–
14.318兆赫48兆赫
14.318兆赫48兆赫
14.318兆赫48兆赫
14.318兆赫48兆赫
14.318兆赫48兆赫
14.318兆赫48兆赫
14.318兆赫48兆赫
14.318兆赫48兆赫
高阻
TCLK
版权所有
版权所有
高阻
TCLK/2
版权所有
版权所有
秋千选择功能
Mult0
0
1
董事会目标
跟踪/术语Z-
60
50
参考R， IREF
=
V
DD
/(3*Rr)
Rr = 221 1%,
IREF = 5.00毫安
Rr = 475 1%,
IREF = 2.32毫安
产量
当前
I
OH
= 4 * IREF
I
OH
= 6 * IREF
V
OH
@ Z
1.0V @ 50
0.7V @ 50
时钟驱动器阻抗
阻抗
最低
缓冲区名
CPU ， CPU ＃
REF
PCI ， 3V66 ， 66BUFF
USB
DOT
3.135–3.465
3.135–3.465
3.135–3.465
3.135–3.465
V
DD
范围
缓存类型
X1型
类型3
5型
3A型
3B型
20
12
12
12
50
40
30
30
30
60
55
55
55
典型
最大
时钟使能配置
PWR_DWN ＃ CPU_STOP ＃ PCI_STOP ＃
0
1
1
1
1
X
0
0
1
1
X
0
1
0
1
中央处理器
IREF*2
IREF*2
IREF*2
ON
ON
中央处理器＃
FL燕麦
FL燕麦
FL燕麦
ON
ON
3V66
低
ON
ON
ON
ON
66BUFF
低
ON
ON
ON
ON
PCI_F
低
ON
ON
ON
ON
PCI
低
关闭
ON
关闭
ON
USB / DOT
低
ON
ON
ON
ON
VCOS /
OSC
关闭
ON
ON
ON
ON
注意事项：
1. TCLK是一个测试时钟驱动在测试模式下XTALIN输入。
2. “正常”的运作模式。
3.范围的基准频率是允许的最小。 = 14.316名义= 14.31818 MHz的最大值= 14.32兆赫。
48 MHz的四频的精度必须是+ 167PPM ，以配合USB默认值。
5.中期被定义为1.0V和1.8V的3级输入功能之间的电压电平。低低于0.8V 。高高于2.0V 。
6. TCLK是一个测试时钟测试模式在驱动上XTAL_IN输入。
7.所需的直流输出阻抗验证。
8.这些模式是使用相同的内部分隔为CPU = 200MHz的模式。唯一的变化是，以减缓内部VCO允许在时钟
裕度。
1.0版， 2006年11月25日
第16页3
W320-03
串行数据接口（ SMBus的）
以提高的时钟合成器的灵活性和功能，
两信号的SMBus接口被按照所提供的
SMBus规范。通过串行数据接口（ SDI ） ，
各种器件的功能，如个人时钟输出
缓冲区等可以单独启用或禁用。 W320-03
同时支持块读取和块写入操作。
与SDI相关的寄存器初始化为它们的默认
设置在上电时，并且因此使用该接口的是
可选。时钟器件寄存器的变化通常由
在系统初始化时，如果有的话是必需的。接口
也可用于电力系统的操作期间使用
管理功能。
数据协议
时钟驱动器的串行协议，仅接受来自块写操作
控制器。这些字节必须按顺序访问
从最低到最高字节（第一个最显著位）与
之后的任何完整的字节已经转移能力阻止。
索引的字节是不允许的。
块写入一开始就从地址和写
条件。在R / W位用于通过SMBus的控制器作为
数据方向位。零表示写条件的
时钟设备。从机接收地址为11010010 （ D2H ） 。
0000 0000 （ 00H ）命令码和字节数字节
需要进行的任何传输。命令代码后，将
核心逻辑电路发出一个字节计数，它描述的数
所需的传输的附加字节，不包括
命令代码和字节数字节。例如，如果主机
有20个数据字节发送，第一个字节是数
图20（ 14小时），随后的20个字节的数据。字节计数字节
需要是最小的一个字节的和最大为32个
字节，它可能不是0 。
图1
示出了一个块的一个例子
写。
的转移被认为是有效后确认位corre-
应的字节数被控制器读出。
开始从地址R / W
位1 1 0 1 0 0 1 0 0/1
1位
7位
1
A
命令
CODE
00000000
8位
字节数=一个数据字节0
N
1
8位
1
8位
1
...
数据字节n - 1停止
位
8位
1
1位
1
从主机到从机
由从到主
块写入图1为例
数据字节配置地图
数据字节0 ：控制寄存器（ 0 =启用， 1 =禁用）
位
第7位
受影响的针＃
5, 6, 7, 10, 11,
12, 13, 16, 17,
18, 33, 35
–
35
44, 45, 48, 49,
51, 52
10, 11, 12, 13,
16, 17, 18
–
–
–
名字
PCI [0： 6]
CPU [2：0 ]
3V66[1:0]
待定
3V66_1/VCH
CPU [2：0 ]
CPU ＃[ 2：0]
PCI [6：0 ]
–
–
–
描述
扩频启用
0 =传播关，1 =铺在
待定
VCH选择66兆赫/ 48 MHz的
0 = 66 MHz时， 1 = 48 MHz的
CPU_STOP ＃
反映了外部CPU_STOP ＃引脚的当前值
PCI_STOP ＃
（不影响PCI_F [ 2 ： 0]引脚）
S2
反映了S2引脚进行采样上电时的值
S1
反映了S1引脚进行采样上电时的值
S0
反映了S1引脚进行采样上电时的值
TYPE
读/写
电源
默认
0
第6位
第5位
4位
第3位
第2位
第1位
位0
R
读/写
R
读/写
R
R
R
0
0
不适用
不适用
不适用
不适用
不适用
1.0版， 2006年11月25日
第16页4
W320-03
数据字节1
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
针＃
–
–
44, 45
48, 49
51, 52
44, 45
48, 49
51, 52
不适用
不适用
CPU2
CPU2#
CPU1
CPU1#
CPU0
CPU0#
CPU2
CPU2#
CPU1
CPU1#
CPU0
CPU0#
名字
CPU Mult0价值
待定
允许CPU2控制与CPU_STOP ＃断言
0 =不自由运行; 1 =自由运行
允许CPU1控制与CPU_STOP ＃断言
0 =不自由运行; 1 =自由运行
让CPU0控制与CPU_STOP ＃断言
0 =不自由运行; 1 =自由运行
CPU2输出使能
1 =启用; 0 =禁用
CPU1Output启用
1 =启用; 0 =禁用
CPU0输出使能
1 =启用; 0 =禁用
描述
TYPE
R
R
读/写
读/写
读/写
读/写
读/写
读/写
电源
默认
不适用
0
0
0
0
1
1
1
数据字节2
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
针＃
–
18
17
16
13
12
11
10
不适用
PCI6
PCI5
PCI4
PCI3
PCI2
PCI1
PCI0
名字
不适用
PCI6输出使能
1 =启用; 0 =禁用
PCI5输出使能
1 =启用; 0 =禁用
PCI4输出使能
1 =启用; 0 =禁用
PCI3输出使能
1 =启用; 0 =禁用
PCI2输出使能
1 =启用; 0 =禁用
PCI1输出使能
1 =启用; 0 =禁用
PCI0输出使能
1 =启用; 0 =禁用
引脚说明
TYPE
R
读/写
读/写
读/写
读/写
读/写
读/写
读/写
电源
默认
0
1
1
1
1
1
1
1
数据字节3
位
第7位
第6位
第5位
4位
第3位
第2位
第1位
位0
针＃
38
39
7
6
5
7
6
5
DOT
USB
PCI_F2
PCI_F1
PCI_F0
PCI_F2
PCI_F1
PCI_F0
名字
引脚说明
DOT 48 MHz的输出使能
USB 48 MHz的输出使能
让PCI_F2控制与PCI_STOP ＃断言
0 =自由运行; 1 =停止与PCI_STOP ＃
让PCI_F1控制与PCI_STOP ＃断言
0 =自由运行; 1 =停止与PCI_STOP ＃
让PCI_F0控制与PCI_STOP ＃断言
0 =自由运行; 1 =停止与PCI_STOP ＃
PCI_F2输出使能
PCI_F1Output启用
PCI_F0输出使能
TYPE
读/写
读/写
读/写
读/写
读/写
读/写
读/写
读/写
电源
默认
1
1
0
0
0
1
1
1
1.0版， 2006年11月25日
第16页5
QQ：2881677436 复制
