CYP15G0401DXB
CYV15G0401DXB
CYW15G0401DXB
四路的HOTLink II收发器
特点
第二代的HOTLink
技术
符合多种标准
- ESCON ， DVB -ASI ，光纤通道和千兆
以太网（ IEEE802.3z支持）
- CPRI 兼容
- CYW15G0401DXB符合OBSAI - RP3
- CYV15G0401DXB符合SMPTE 259M和
SMPTE 292M
- 8B / 10B编码的位或10位未编码的数据
四通道收发器从195到操作
1500 MBd的串行数据速率
- CYW15G0401DXB工作在195 1540 MBd的
- 总吞吐量的12千兆位/秒
可选的奇偶校验/产生
可选的多通道绑定选项
- 4个8位通道
- 2个16位通道
- 一个32位通道
- N ×32位通道支持（芯片间）
用于抵消多个字节偏移校准支持
可选的输入/输出时钟选项
多帧接收成帧器
- 比特和字节对齐
- 逗号或全部K28.5检测
- 单个或多个字节成帧器的字节对齐
- 低延时选项
同步LVTTL并行接口
可选弹性缓冲的接收路径
可选的相位对齐的缓冲区传输路径
CYP(V)(W)15G0401DXB
10
10
内部锁相环（ PLL）的，没有外部
PLL元件
每双差分PECL兼容的串行输入
通道
- 内部DC-恢复
每双差分PECL兼容的串行输出
通道
—
来源相匹配的50Ω传输线
- 无需外部偏置电阻
- 信令速率控制的边缘速率
兼容
- 光纤模块
- 铜电缆
- 电路板走线
JTAG边界扫描
内建自测试（ BIST ），用于在高速链路测试
每通道链路质量指示
- 模拟信号检测
- 数字信号检测
低功耗2.5W @ 3.3V典型
3.3V单电源供电
256球热增强型BGA
提供无铅封装选项
0.25μ BiCMOS技术
功能说明
该CYP （ V） 15G0401DXB
[1]
四路的HOTLink II收发器
是一个点 - 对 - 点或点对多点通信
积木允许数据在高速传输
串行链路（光纤，平衡和不平衡的铜
传输线）的信号速度范围为
195至1500 MBd的每个串行链路。
10
CYP(V)(W)15G0401DXB
串行链接
10
10
系统主机
10
串行链接
10
10
系统主机
串行链接
10
10
10
10
10
10
串行链接
10
10
背板或
电缆
连接
图1的HOTLink II系统连接
注意：
1. CYV15G0401DXB指的是SMPTE 259M和SMPTE 292M标准的设备。 CYW15G0401DXB指OBSAI RP3兼容设备（最大
操作数据速率为1540 MBd的） 。 CYP15G0401DXB是指不符合SMPTE 259M和SMPTE 292M病理测试要求和设备
也OBSAI RP3经营1536 MBd的数据速率。 CYP （ V） （ W） 15G0401DXB指的是所有三种设备。
赛普拉斯半导体公司
文件编号： 38-02002牧师* L
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的二零零五年三月三十〇日
CYP15G0401DXB
CYV15G0401DXB
CYW15G0401DXB
该CYW15G0401DXB
[1]
工作在195到1540 MBd的，
它包括运行在两者的OBSAI RP3数据速率
1536 MBd的和768 MBd的。
该CYV15G0401DXB满足SMPTE 259M和
SMPTE 292M符合为每EG34-1999病理
测试要求。
在每个装置中的多个信道可以被组合以
允许在有显著的距离宽的总线传输
最小的顾虑在时钟相位或链路延迟偏移。每
发送通道并行接收字符的输入
注册，编码每个字符的传输和转换
它为串行数据。每个接收通道接收串行数据，
将其转换为并行数据，将数据解码为字符
并提出这些字符到输出寄存器。
图1
说明独立主机之间的典型连接
系统和相应的CYP15G0401DXB部分。
As
a
第二代
的HOTLink
设备，
该
CYP （ V） （ W） 15G0401DXB扩展的HOTLink家庭
增强的集成和更快的数据传输速率的水平，而
保持串行链路兼容性（数据，指令，和
BIST ）与其他HOTLink器件。发送（ TX ）第
该CYP （ V） （W）的15G0401DXB四的HOTLink II由
可独立操作的4字节宽的信道
或键合以形成较宽的总线。每个通道都可以接受
任一8位的数据字符或预编码的10位的反
使命字符。数据字符是从传递
发送输入注册到嵌入式8B / 10B编码器到
改善其串行传输特性。这些
编码的字符，然后序列化和输出双
正ECL （ PECL ）兼容差分传输线
在一个比特率的任一10-或司机20倍的输入参考
时钟。
该CYP （ V）的接收（RX ）部分（ W） 15G0401DXB
四路的HOTLink II由四个字节宽的通道，可以
操作单独或结合同步进行
更大的带宽。每个信道接收的串行比特流
从两个PECL兼容差分线路接收机1
并且，使用完全集成的PLL时钟同步器，
恢复必要的数据recon-的定时信息
梁支。每个恢复的串行数据流进行反序列化和
成帧成字符， 8B / 10B解码，并且检查
传输错误。恢复解码字符，然后
写入到内部弹性缓冲器，并呈现给
目标主机系统。集成的8B / 10B
编码器/解码器可被绕过，在目前的系统
外部编码，或在并行接口的加扰数据。
使用总线不是单一字节宽，这些系统
四个独立的接收路径可以一起结合到
允许在一个两字节宽度的数据的同步输送
（ 16位）的路径，或在所有四个字节（ 32位） 。多种
CYP （V） （W）的15G0401DXB设备可以被粘结在一起，以
提供公共汽车大于32位更宽的同步传输。
并行I / O接口可用于众多被构造
时钟的形式来提供系统的最高灵活性
架构。除了时钟信号的发射路径，所述
接收接口可被配置成呈现相关数据，以
恢复时钟或本地参考时钟。
每个发送和接收通道包含独立
BIST模式发生器和检查。这BIST硬件
允许在高速测试的高速串行数据路径
每个发射和接收部分，并且横跨在互连
necting链接。
的HOTLink II器件非常适用于多种应用场合
并行接口可以被替换为高速，
点 - 点串行链路。一些应用包括
在交换机，路由器，服务器互连背板和
视频传输系统。
该CYV15G0401DXB通过测试都符合验证
所有病理测试图案记录在SMPTE
EG34-1999来说，无论是SMPTE 259M和292M的信号
率。测试确保接收器中恢复数据，而不
误差为以下模式：
1.重复20 1和20零。
2.单爆那些44或44零。
3.重复那些19后1零个或19零跟着
1 1钮。
文件编号： 38-02002牧师* L
53第2页
CYP15G0401DXB
CYV15G0401DXB
四路的HOTLink II收发器
特点
四通道收发器为195 1500 MBd的串行
信令速率
- 总吞吐量的12千兆位/秒
第二代的HOTLink
技术
符合多种标准
- ESCON ， DVB -ASI ，光纤通道和千兆
以太网（ IEEE802.3z支持）
- CYV15G0401DXB也符合SMPTE 259M
和SMPTE 292M
- 8B / 10B编码的位或10位未编码的数据
可选的奇偶校验/产生
可选的多通道绑定选项
- 4个8位通道
- 2个16位通道
- 一个32位通道
- N ×32位通道支持（芯片间）
用于抵消多个字节偏移校准支持
可选的输入/输出时钟选项
多帧接收成帧器
- 比特和字节对齐
- 逗号或全部K28.5检测
- 单个或多个字节成帧器的字节对齐
- 低延时选项
同步LVTTL并行接口
可选弹性缓冲区接收路径
在发射路径可选的相位对准缓冲
内部锁相环（ PLL）的，没有外部
PLL元件
10
10
每双差分PECL兼容的串行输入
通道
- 内部DC-恢复
每双差分PECL兼容的串行输出
通道
—
来源相匹配的50Ω传输线
- 无需外部偏置电阻
- 信令速率控制的边缘速率
兼容
- 光纤模块
- 铜电缆
- 电路板走线
JTAG边界扫描
内建自测试（ BIST ），用于在高速链路测试
每通道链路质量指示
- 模拟信号检测
- 数字信号检测
低功耗2.5W @ 3.3V典型
3.3V单电源供电
256球热增强型BGA
0.25μ BiCMOS技术
功能说明
该CYP （ V） 15G0401DXB
[1]
四路的HOTLink II收发器
是一个点 - 对 - 点或点对多点通信
积木允许数据在高速传输
串行链路（光纤，平衡和不平衡的铜
传输线）的信号速度范围为
195至1500 MBd的每个串行链路。
10
串行链接
10
CYP15G0401DXB
系统主机
10
10
10
10
10
串行链接
10
10
10
10
串行链接
背板或
电缆
连接
注意：
1. CYV15G0401DXB指的是SMPTE 259M和SMPTE 292M标准的设备。 CYP15G0401DXB指的是设备不符合SMPTE 259M和SMPTE
292M病理测试要求。 CYP （Ⅴ） 15G0401DXB是指这两个设备。
图1的HOTLink II系统连接
赛普拉斯半导体公司
文件编号： 38-02002牧师* K
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2004年3月16日
系统主机
串行链接
CYP15G0401DXB
10
10
10
CYP15G0401DXB
CYV15G0401DXB
该CYV15G0401DXB满足SMPTE 259M和
SMPTE 292M符合为每EG34-1999病理
测试要求。
在每个装置中的多个信道可以被组合以
允许在有显著的距离宽的总线传输
最小的顾虑在时钟相位或链路延迟偏移。每
发送通道并行接收字符的输入
注册，编码每个字符的传输和转换
它为串行数据。每个接收通道接收串行数据，
将其转换为并行数据，将数据解码为字符
并提出这些字符到输出寄存器。
图1
说明独立主机之间的典型连接
系统和相应的CYP15G0401DXB部分。
As
a
第二代
的HOTLink
设备，
该
CYP （ V） 15G0401DXB扩展的HOTLink家庭
增强的集成和更快的数据传输速率的水平，而
保持串行链路兼容性（数据，指令，和
BIST ）与其他HOTLink器件。发送（ TX ）第
色素P450 （Ⅴ ） 15G0401DXB四路的HOTLink II由四个
可独立操作的字节宽度的通道或
结合形成较宽总线。每个通道都可以接受
8位的数据字符或预编码的10位的传输
字符。数据字符从发送传递
输入寄存器到嵌入式8B / 10B编码器，以提高
其串行传输特性。这些编码
人物是那么序列化和输出双正
ECL （ PECL ）兼容差分传输线驱动器
在一个比特率的任一10或20倍的输入参考时钟。
该CYP （ V） 15G0401DXB四的接收（RX ）部分
的HOTLink II由4字节宽的信道，可以是
独立操作或同步保税更大
带宽。每个信道接收的串行位流从一个
两个PECL兼容差分线路接收器，并使用
一个完全集成的PLL时钟同步，将恢复
所需的定时数据重建的信息。每
回收的串行数据流进行反序列化，并装裱成
字符， 8B / 10B解码，并检查传输
错误。恢复解码后的字符，然后写入到
内部弹性缓冲，并提交给目的主机
系统。集成的8B / 10B编码器/解码器可
绕过，在目前外部编码或系统
在并行接口加扰的数据。
使用总线不是单一字节宽，这些系统
四个独立的接收路径可以一起结合到
允许在一个两字节宽度的数据的同步输送
（ 16位）的路径，或在所有四个字节（ 32位） 。多种
CYP （Ⅴ） 15G0401DXB设备可以被粘结在一起，以
提供公共汽车大于32位更宽的同步传输。
并行I / O接口可用于众多被构造
时钟的形式来提供系统的最高灵活性
架构。除了时钟信号的发射路径，所述
接收接口可被配置成呈现相关数据，以
恢复时钟或本地参考时钟。
每个发送和接收通道包含独立
BIST模式发生器和检查。这BIST硬件
允许在高速测试的高速串行数据路径
每个发射和接收部分，并且横跨在互连
necting链接。
的HOTLink II器件非常适用于多种应用场合
并行接口可以被替换为高速，
点 - 点串行链路。一些应用包括
在交换机，路由器，服务器互连背板和
视频传输系统。
该CYV15G0401DXB通过测试都符合验证
所有病理测试图案记录在SMPTE
EG34-1999来说，无论是SMPTE 259M和292M的信号
率。测试确保接收器中恢复数据，而不
误差为以下模式：
1.重复20 1和20零。
2.单爆那些44或44零。
3.重复那些19后1零个或19零跟着
1 1钮。
文件编号： 38-02002牧师* K
53第2页
CYP15G0401DXB
CYV15G0401DXB
CYP （ V） 15G0401DXB收发器逻辑框图
TXDD [7 ：0]的
TXCTD [1 ：0]的
RXDB [7 ：0]的
RXSTB [2 ：0]的
RXDA [7 ：0]的
RXSTA [2 ：0]的
RXDC [7 ：0]的
RXSTC [2 ：0]的
RXDD [7 ：0]的
RXSTD [2 ：0]的
x11
TXDB [7 ：0]的
TXCTB [1 ：0]的
TXDA [7 ：0]的
TXCTA [1 ：0]的
x10
x11
x10
TXDC [7 ：0]的
TXCTC [1 ：0]的
x10
x11
x11
x10
相
对齐
卜FF器
编码器
8B/10B
弹性
卜FF器
解码器
8B/10B
成帧器
相
对齐
卜FF器
编码器
8B/10B
弹性
卜FF器
解码器
8B/10B
成帧器
相
对齐
卜FF器
编码器
8B/10B
弹性
卜FF器
解码器
8B/10B
成帧器
相
对齐
卜FF器
编码器
8B/10B
弹性
卜FF器
解码器
8B/10B
成帧器
串行器
解串器
串行器
解串器
串行器
解串器
串行器
解串器
TX
RX
TX
RX
TX
RX
TX
RX
INA1±
INA2±
OUTB1±
OUTB2±
OUTA1±
OUTA2±
INB1±
INB2±
OUTC1±
OUTC2±
文件编号： 38-02002牧师* K
OUTD1±
OUTD2±
INC1±
INC2±
IND1±
IND2±
53第3页
CYP15G0401DXB
CYV15G0401DXB
四路的HOTLink II收发器
特点
四通道收发器为195 1500 MBd的串行
信令速率
- 总吞吐量的12千兆位/秒
第二代的HOTLink
技术
符合多种标准
- ESCON ， DVB -ASI ，光纤通道和千兆
以太网（ IEEE802.3z支持）
- CYV15G0401DXB也符合SMPTE 259M
和SMPTE 292M
- 8B / 10B编码的位或10位未编码的数据
可选的奇偶校验/产生
可选的多通道绑定选项
- 4个8位通道
- 2个16位通道
- 一个32位通道
- N ×32位通道支持（芯片间）
用于抵消多个字节偏移校准支持
可选的输入/输出时钟选项
多帧接收成帧器
- 比特和字节对齐
- 逗号或全部K28.5检测
- 单个或多个字节成帧器的字节对齐
- 低延时选项
同步LVTTL并行接口
可选弹性缓冲区接收路径
在发射路径可选的相位对准缓冲
内部锁相环（ PLL）的，没有外部
PLL元件
10
10
每双差分PECL兼容的串行输入
通道
- 内部DC-恢复
每双差分PECL兼容的串行输出
通道
—
来源相匹配的50Ω传输线
- 无需外部偏置电阻
- 信令速率控制的边缘速率
兼容
- 光纤模块
- 铜电缆
- 电路板走线
JTAG边界扫描
内建自测试（ BIST ），用于在高速链路测试
每通道链路质量指示
- 模拟信号检测
- 数字信号检测
低功耗2.5W @ 3.3V典型
3.3V单电源供电
256球热增强型BGA
0.25μ BiCMOS技术
功能说明
该CYP （ V） 15G0401DXB
[1]
四路的HOTLink II收发器
是一个点 - 对 - 点或点对多点通信
积木允许数据在高速传输
串行链路（光纤，平衡和不平衡的铜
传输线）的信号速度范围为
195至1500 MBd的每个串行链路。
10
串行链接
10
CYP15G0401DXB
系统主机
10
10
10
10
10
串行链接
10
10
10
10
串行链接
背板或
电缆
连接
注意：
1. CYV15G0401DXB指的是SMPTE 259M和SMPTE 292M标准的设备。 CYP15G0401DXB指的是设备不符合SMPTE 259M和SMPTE
292M病理测试要求。 CYP （Ⅴ） 15G0401DXB是指这两个设备。
图1的HOTLink II系统连接
赛普拉斯半导体公司
文件编号： 38-02002牧师* K
3901北一街
圣荷西
,
CA 95134
408-943-2600
修订后的2004年3月16日
系统主机
串行链接
CYP15G0401DXB
10
10
10
CYP15G0401DXB
CYV15G0401DXB
该CYV15G0401DXB满足SMPTE 259M和
SMPTE 292M符合为每EG34-1999病理
测试要求。
在每个装置中的多个信道可以被组合以
允许在有显著的距离宽的总线传输
最小的顾虑在时钟相位或链路延迟偏移。每
发送通道并行接收字符的输入
注册，编码每个字符的传输和转换
它为串行数据。每个接收通道接收串行数据，
将其转换为并行数据，将数据解码为字符
并提出这些字符到输出寄存器。
图1
说明独立主机之间的典型连接
系统和相应的CYP15G0401DXB部分。
As
a
第二代
的HOTLink
设备，
该
CYP （ V） 15G0401DXB扩展的HOTLink家庭
增强的集成和更快的数据传输速率的水平，而
保持串行链路兼容性（数据，指令，和
BIST ）与其他HOTLink器件。发送（ TX ）第
色素P450 （Ⅴ ） 15G0401DXB四路的HOTLink II由四个
可独立操作的字节宽度的通道或
结合形成较宽总线。每个通道都可以接受
8位的数据字符或预编码的10位的传输
字符。数据字符从发送传递
输入寄存器到嵌入式8B / 10B编码器，以提高
其串行传输特性。这些编码
人物是那么序列化和输出双正
ECL （ PECL ）兼容差分传输线驱动器
在一个比特率的任一10或20倍的输入参考时钟。
该CYP （ V） 15G0401DXB四的接收（RX ）部分
的HOTLink II由4字节宽的信道，可以是
独立操作或同步保税更大
带宽。每个信道接收的串行位流从一个
两个PECL兼容差分线路接收器，并使用
一个完全集成的PLL时钟同步，将恢复
所需的定时数据重建的信息。每
回收的串行数据流进行反序列化，并装裱成
字符， 8B / 10B解码，并检查传输
错误。恢复解码后的字符，然后写入到
内部弹性缓冲，并提交给目的主机
系统。集成的8B / 10B编码器/解码器可
绕过，在目前外部编码或系统
在并行接口加扰的数据。
使用总线不是单一字节宽，这些系统
四个独立的接收路径可以一起结合到
允许在一个两字节宽度的数据的同步输送
（ 16位）的路径，或在所有四个字节（ 32位） 。多种
CYP （Ⅴ） 15G0401DXB设备可以被粘结在一起，以
提供公共汽车大于32位更宽的同步传输。
并行I / O接口可用于众多被构造
时钟的形式来提供系统的最高灵活性
架构。除了时钟信号的发射路径，所述
接收接口可被配置成呈现相关数据，以
恢复时钟或本地参考时钟。
每个发送和接收通道包含独立
BIST模式发生器和检查。这BIST硬件
允许在高速测试的高速串行数据路径
每个发射和接收部分，并且横跨在互连
necting链接。
的HOTLink II器件非常适用于多种应用场合
并行接口可以被替换为高速，
点 - 点串行链路。一些应用包括
在交换机，路由器，服务器互连背板和
视频传输系统。
该CYV15G0401DXB通过测试都符合验证
所有病理测试图案记录在SMPTE
EG34-1999来说，无论是SMPTE 259M和292M的信号
率。测试确保接收器中恢复数据，而不
误差为以下模式：
1.重复20 1和20零。
2.单爆那些44或44零。
3.重复那些19后1零个或19零跟着
1 1钮。
文件编号： 38-02002牧师* K
53第2页
CYP15G0401DXB
CYV15G0401DXB
CYP （ V） 15G0401DXB收发器逻辑框图
TXDD [7 ：0]的
TXCTD [1 ：0]的
RXDB [7 ：0]的
RXSTB [2 ：0]的
RXDA [7 ：0]的
RXSTA [2 ：0]的
RXDC [7 ：0]的
RXSTC [2 ：0]的
RXDD [7 ：0]的
RXSTD [2 ：0]的
x11
TXDB [7 ：0]的
TXCTB [1 ：0]的
TXDA [7 ：0]的
TXCTA [1 ：0]的
x10
x11
x10
TXDC [7 ：0]的
TXCTC [1 ：0]的
x10
x11
x11
x10
相
对齐
卜FF器
编码器
8B/10B
弹性
卜FF器
解码器
8B/10B
成帧器
相
对齐
卜FF器
编码器
8B/10B
弹性
卜FF器
解码器
8B/10B
成帧器
相
对齐
卜FF器
编码器
8B/10B
弹性
卜FF器
解码器
8B/10B
成帧器
相
对齐
卜FF器
编码器
8B/10B
弹性
卜FF器
解码器
8B/10B
成帧器
串行器
解串器
串行器
解串器
串行器
解串器
串行器
解串器
TX
RX
TX
RX
TX
RX
TX
RX
INA1±
INA2±
OUTB1±
OUTB2±
OUTA1±
OUTA2±
INB1±
INB2±
OUTC1±
OUTC2±
文件编号： 38-02002牧师* K
OUTD1±
OUTD2±
INC1±
INC2±
IND1±
IND2±
53第3页
QQ：2880707522 复制
