初步
CYP15G0401DXA
四路的HOTLink II收发器
特点
2
nd
代HOTLink技术
光纤通道和千兆以太网合8B / 10B-
编码位或10位未编码
8位编码的数据传输
10位未编码的数据传输
可选的奇偶校验/产生
可选的多通道绑定选项
- 4个8位通道
- 2个16位通道
- 一个32位通道
- N ×32位通道支持（芯片间）
可选的输入时钟选项
可选择的输出时钟选项
多帧接收成帧器提供对齐
- 位，字节，半字，字，多字
- 逗号或全部K28.5检测
- 单或多字节成帧器的字节对齐
- 低延时选项
为抵消多个字节偏移校准支持
同步并行LVTTL输入接口
同步并行LVTTL输出接口
200到1500 MBd的串行信号传输速率
内部有锁相环
no
外部PLL组件
双差分PECL兼容的每个串行输入
通道
双差分PECL兼容的每个串行输出
通道
- 匹配的50Ω传输线源
- 无需外部偏置电阻
- 信令速率控制的边缘速率
兼容
- 光纤模块
- 铜电缆
- 电路板走线
JTAG边界扫描
内建自测试（ BIST ），用于在高速链路测试
每通道链路质量指示
- 模拟信号检测
- 数字信号检测
- 频率范围检测
低功耗（ 2.8W典型值）
- + 3.3V单V
CC
供应
256球耐热增强型BGA
0.25μ BiCMOS技术
功能说明
该CYP15G0401DXA四的HOTLink II 收发器是一种
点 - 点或点对多点通信的建筑
方框允许数据在高速串行链路上传输
（光纤，平衡和非平衡传输铜
线）的信号速度范围从200到1500 MBd的
每个串行链路。在每个装置中的多个信道可以是
相结合，允许跨显著宽巴士运输
时钟相位距离最小的关心偏移或
链路延迟。
每个发送通道并行接收字符的输入
注册，编码每个字符的传输和转换
它为串行数据。每个接收通道接收串行数据，
将其转换为并行数据，将数据解码为字符
并提出这些字符到输出寄存器。
图1
说明独立主机之间的典型连接系
电信设备制造商和相应的CYP15G0401DXA部分。作为一个节
OND代的HOTLink装置中， CYP15G0401DXA EX-
侍弄的HOTLink系列具有增强的集成度
和更快的数据速率，同时保持串行链路兼容性
（数据，指令，和BIST ）与其他HOTLink器件。
10
10
串行链接
10
10
CYP15G0401DXA
CYP15G0401DXA
10
系统主机
10
10
10
串行链接
赛普拉斯半导体公司
文件编号： 38-02002牧师* B
系统主机
10
10
10
10
串行链接
10
10
10
串行链接
背板或
电缆
连接
10
图1的HOTLink II系统连接
3901北一街
圣荷西
CA 95134 408-943-2600
修订后的2001年7月10日
初步
在CYP15G0401DXA四的HOTLink的发送部分
II由可以操作4字节宽的信道的
独立地或结合，以形成较宽的总线。每个通道
可以接受8位的数据字符或预编码的10位
传输字符。数据字符是从传递
发送输入注册到嵌入式8B / 10B编码器到
改善其串行传输特性。这些恩
编码的字符，然后序列化和输出双
正ECL （ PECL ）兼容差分传输线
在一个比特率的任一10-或司机20倍的输入参考
时钟。
在CYP15G0401DXA四的HOTLink的接收部分
II由可以操作4字节宽的信道的
独立或同步保税更大的频带 -
宽度。每个信道接收的串行位流从一个
2 PECL兼容差分线路接收器，并使用一个
完全集成的PLL时钟同步，将恢复
所需的定时数据重建的信息。每个重
包括比特流进行反序列化，并装裱成字符，
8B / 10B解码，并检查传输错误。恢
ERED解码后的字符会被写入内部Elas-
可塑性缓冲区，并提交到目标主机系统。该
集成的8B / 10B编码器/解码器，可以绕过系
，在目前外部的编码或加密数据统
并行接口。
CYP15G0401DXA
使用总线不是单一字节宽，这些系统
四个独立的接收路径可以结合在一起以AL-
低同步输送穿过一个两字节宽度的数据（ 16位
位）的路径，或在所有四个字节（ 32位） 。多种
CYP15G0401DXA装置可以被结合在一起，以提供
公共汽车大于32位更宽的同步传输。
并行I / O接口可用于众多被构造
时钟的形式来提供系统的最高灵活性
架构。在附加时钟传输路径间
从一个或多个源的脸部，则接收接口可
被配置为呈现相对的数据到一个恢复时钟
（输出）或本地参考时钟（输入）。
每个发送和接收通道包含独立
内建自测试（ BIST ）模式发生器和检查器。这
BIST硬件允许全速测试的高速SE-的
在每个里亚尔数据路径发送和接收部分，并且
整个互连链路。
的HOTLink -II器件适用于多种应用场合
并行接口可以被替换为高速，点对
指向串行链路。一些应用包括互连
工作站，背板，服务器，海量存储，并且视频
传输设备。
CYP15G0401DXA收发器逻辑框图
TXDD [7 ：0]的
TXCTD [1 ：0]的
RXDB [7 ：0]的
RXSTB [2 ：0]的
RXDA [7 ：0]的
RXSTA [2 ：0]的
RXDC [7 ：0]的
RXSTC [2 ：0]的
TXDA [7 ：0]的
TXCTA [1 ：0]的
RXDD [7 ：0]的
RXSTD [2 ：0]的
x11
TXDB [7 ：0]的
TXCTB [1 ：0]的
TXDC [7 ：0]的
TXCTC [1 ：0]的
x10
x11
x10
x11
x10
x11
x10
相
对齐
卜FF器
编码器
8B/10B
弹性
卜FF器
解码器
8B/10B
成帧器
相
对齐
卜FF器
编码器
8B/10B
弹性
卜FF器
解码器
8B/10B
成帧器
相
对齐
卜FF器
编码器
8B/10B
弹性
卜FF器
解码器
8B/10B
成帧器
相
对齐
卜FF器
编码器
8B/10B
弹性
卜FF器
解码器
8B/10B
成帧器
串行器
解串器
串行器
解串器
串行器
解串器
串行器
解串器
TX
RX
TX
RX
TX
RX
TX
RX
INA1±
INA2±
OUTB1±
OUTB2±
INB1±
INB2±
OUTD1±
OUTD2±
OUTC1±
OUTC2±
文件编号： 38-02002牧师* B
OUTA1±
OUTA2±
INC1±
INC2±
IND1±
IND2±
第48 2
QQ：2880707522 复制
